基于ADF4111的锁相环频率合成器设计.pdfVIP

第 2O卷 第 24期 电子设计工程 2012年 12月 Vo1．20 No．24 ElectronicDesignEngineering Dec．2012 基亏ADF4111的锁相环频率合成器设计 张珂勇 (电子科技大学 四川 成都 610054) 摘要 ：为得到性能优 良、符合实际工程 的锁相环频率合成器 ，提 出了一种 以ADI的仿真工具ADIsimPLL为基础 ，运用 ADS(AdvancedDesignSystem2009)软件 的快速设计方法。采用此方法设计 了频率输 出为 930—960MHz的频率合成 器。结果表 明该频率合成器的锁定时间、相位噪声 以及相位裕度等指标均达到 了设计 目标 。 关键词 ：锁相环 ；ADF41l1；ADS仿 真；ADIsimPLL 中图分类号 ：TP391．9 文献标识码 ：A 文章编号：1674—6236(2012)24—0081—03 A designOfPLL frequencysynthesizerbasedonADF4111 ZHANG Ke—yong (UniversityofElectronicsScienceandTechnologyofChina，Chengdu610054，China) Abstract：ThemethodofrapiddesignappliesADS (AdvancedDesignSystem2009)softwaretogettheoptimizedparameters basedontheADIsimulationtoolADIsimPLLispresented．Itisusedtoachievetherapiddesignofhighperformance，inline withtheactualengineeringofPLLFrequencySynthesizer．ThePLLfrequencysynthesizerwiththeoutputfrequencyof930- 960MHzdesignedbytheabovemethodisalsopresented．Theresultshowthatthelocktime，phasenoiseandphasemarginof thefrequencysynthesizerhavereachedthegoals． Keywords：PLL；ADF4111；ADSsimulation；ADIsimPLL 锁相环频率合成器作为一种相位负反馈控制技术 ，能提 f~=200kHz,fo=930—960MHz，故分频数 Ⅳ为4650—4800。 供高稳定度的频率输出．具有 以下优点：锁定时无剩余频差： 1．1 利用 ADIsimPLL快速选型与仿真 门限性能优 良；宽带调制跟踪性能好 ；窄带载波跟踪性能强； ADIsimPLL是 ADI发布的锁相环产品辅助设计及仿真 易于集成l1l。广泛应用于微处理器芯 中的时钟发生器、硬盘驱 工具 ，拥有强大的锁相环芯片、VCO库 ．能快速进行产 品选 动电路模块 、时钟恢复 电路等以及便携式消费电子产 品中。 型与仿真 ．并能进行包括环路滤波器在 内的外围电路设 随着电子技术 的发展 ，电子设备对对频率合成器 的要求也越 计 ，避免复杂的环路滤波器计算 ，提高准确度与效率 。运用 来越高 。文 中旨在设计 出满足移动通信 中GSM下行频率范 ADIsimPLL软件可 以选择具有高集成度 、频率范围为 0Hz一 围930—960MHz的频率输 出，同时提出一种减少开发风险、 1．4GHz的ADF4111作为锁相环芯片 。选用三阶无源超前滞 加快锁相环产品开发周期