第2节电子综合设计范例---波形发生器的设计.PDFVIP

第 2 节 电子综合设计范例 1波形发生器的设计 一、设计任务与要求 1、设计任务 设计制作一个波形发生器，该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定 形状波形。 示意图如下： 2 、设计要求 ⑴ 基本要求 ①具有产生正弦波、方波、三角波三种周期性波形的功能。 ②用键盘输入编辑生成上述三种波形（同周期）的线性组合波形，以及由基波及其谐波 （5 次以下）线性组合的波形。 ③具有波形存储功能。 ④输出波形的频率范围为 100Hz～20kHz （非正弦波频率按10 次谐波计算）；重复频率可调， 频率步进间隔≤100Hz 。 ⑤输出波形幅度范围 O~5V （峰—峰值），可按步进 0.1V （峰—峰值）调整。 ⑥具有显示输出波形的类型、重复频率（周期）和幅度的功能。 ⑵发挥部分 ①输出波形频率范围扩展至 100Hz～200kHz 。 ②用键盘或其他输入装置产生任意波形。 ③增加稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3 ％ （负载电阻变化范围： 100 Ω~ ∞）。 ④具有掉电存储功能，可存储掉电前用户编辑的波形和设置。 ⑤可产生单次或多次（1000 次以下）特定波形（如产生 1 个半周期三角波输出）。 ⑥其他（如增加频谱分析、失真度分析、频率扩展200kHz 、扫频输出等功能）。 二、方案论证与比较 1、常见信号源制作方法 方案一：采用模拟分立元件或单片压控函数发生器 MAX038，可产生正弦波、方波、三角波， 通过调整外部元件可改变输出频率，但采用模拟器件由于元件分散性太大，即使使用单片函数发 生器，参数也与外部元件有关，外接的电阻电容对参数影响很大，因而产生的频率稳定度较差、 精度低、抗干扰能力低、成本也高；而且灵活性较差，不能实现任意波形以及波形运算输出等智 能化的功能。 方案二：采用锁相式频率合成方案。锁相式频率合成是将一个高稳定度和高精确度的标准频 率经过加减乘除的运算产生同样稳定度和精确度的大量离散频率的技术，它在一定程度上解决了 既要频率稳定精确、又要频率在较大范围可变的矛盾。但频率受 VCO 可变频率范围的影响，高 低频率比不可能做得很高，而且只能产生方波或正弦波，不能满足任意波形的要求。 方案三：采用 DDFS ，即直接数字频率合成方案。这是 目前实际应用的任意波形发生器常采 用的方案。 2 、方案论证 (1)DDFS 原理 DDFS 的基本原理框图如图 1 所示。 图 1 DDFS 的基本原理框图 输出波形的一个完整的周期、幅度值都被顺序地存放在 RAM 中。当 RAM 的地址变化时， DAC 将此波形数据转换成电压波形，此电压波形的频率与 RAM 地址变化的速率成正比。DDFS 发生器使用了相位累加技术来控制波形在 RAM 中的地址。它用一个加法器代替计数器来产生 RAM 的顺序地址。在每一个时钟周期，存储于相位递增寄存器 （PIR-Phase increment register ）中 的常数都被加到相位累加器的当前结果上。相位累加器输出的最大有效位数被用来确定波形在 RAM 中的地址。 通过改变 PIR 的常数，便改变了每个周期中的点数，而这些点数正是用来改变整个波形的频 率。当一个新的PIR 常数被存进寄存器，波形的输出频率便随下一个时钟周期连续地改变相位。 相位累加器将依据 PIR 中存储的常数来改变 RAM 的地址，若 PIR 数值很小（即频率较低），累 加器便一步一步地经过每个 RAM 地址。当PIR 的值较大时，相位累加器将跳跃某些 RAM 地址。 因此，随着频率的增加，每个波形周期中的输出采样点数将减少。实际上，在不同频率的波形中， 每个周期给出的点数是不同的。 (2)DDFS 的特点 ①DDFS 的频率分辨率在相位累加器的位数 N 足够大时，理论上可以获得相应的分辨精度， 这是传统方法难以实现的。 ②由于 DDFS 中无需相位反馈控制，频率建立及频率切换快，并且与频率分辨率、频谱纯度 相互独立，这一点明显地优于 PPL 。 ③DDFS 的相位误差主要依赖于时钟的相位特性，相位误差小。另外，DDFS 的相位是连续 变化的，形成的信号具有良好的频谱，这是传统的直接频率合成方法无法实现的。 ④