集成电路设计实践part1612902542.pptVIP

* * * * * * 常用的关系式：AT=2VE*L/(VGS-VT), but VE=? 实际上，即使在饱和区，AT的值与VDS也有较大的关系，而上面这个式子没有反应出这个关系； 在设计中，我们可选择一个合理悲观的VDS值，比如VDS=(VGS-VT)+0.1 or 0.2，然后对MOST仿真，用 VE=IDS/(L*gds) 来估计VE的值，然后该值可用于估算AT。 相对于其他设计量，增益本身就是难以准确设计和仿真的指标，因此，上面这种基本手算估算法是可以接受的，并且一个合理保守的值，也有利于增益指标通过corner分析。 更接近仿真结果的设计方法是查表法，如胶片中所示，我们可预选对PMOS, NMOS进行扫描分析，得到在典型的VGS-VT=0.2V下，AT ~ VDS 的关系，以及在固定的VDS下，AT ~ VGS-VT和L 的关系（实际的设计通常有一个固定的VDS，这与output swing有关）； 从胶片的结果可知，AT与VDS有相当明显的关系，而在固定的VDS下，保持饱和区工作，有AT ∝L/(VGS-VT)； 结合这两个关系，对于具有不同L，VGS-VT, 的MOST，我们都可估计出与spice仿真比较接近的结果。 * MOS管仿真得到的数据： VGS-VTH： 1.0000e-001 1.5000e-001 2.0000e-001 2.5000e-001 3.0000e-001 3.5000e-001 4.0000e-001 4.5000e-001 5.0000e-001 gmn: 9.9150e-005 1.4200e-004 1.8260e-004 2.2030e-004 2.5560e-004 2.8900e-004 3.2080e-004 3.5120e-004 3.8020e-004 Idsn: 7.5300e-006 1.3770e-005 2.2180e-005 3.2660e-005 4.5060e-005 5.9280e-005 7.5220e-005 9.2820e-005 1.1200e-004 gmn/Idsn: 1.3170e+001 1.0320e+001 8.2290e+000 6.7450e+000 5.6730e+000 4.8760e+000 4.2650e+000 3.7840e+000 3.3960e+000 gmp: 4.1320e-005 5.9690e-005 7.7330e-005 9.3800e-005 1.0930e-004 1.2400e-004 1.3800e-004 1.5160e-004 1.6460e-004 Idsp: 3.1470e-006 5.7510e-006 9.2870e-006 1.3710e-005 1.8960e-005 2.5000e-005 3.1790e-005 3.9300e-005 4.7520e-005 gmp/Idsp: 1.3130e+001 1.0380e+001 8.3260e+000 6.8430e+000 5.7640e+000 4.9600e+000 4.3430e+000 3.8560e+000 3.4640e+000 * 运放设计实例 熟悉工艺 MOST的Gain, Speed, Corner CAP的密度，温度系数，电压系数，Corner 结构设计 电路设计与仿真分析的迭代 GAIN? AT=2VE*L/(VGS-VT)? AT ∝L/(VGS-VT)? Schematic for gain simulation gm? gm=(ucox/n)*(W/L)*(VGS-VT) n=1.2 常用的gm估算公式有较大的误差 在常用的SI区，可在公式上加一个系数来改进计算精度 通过查gm ~ VGS-VT表，并结合gm∝(W/L) 的关系来估算gm，比较精确 Schematic for gm, Ids simulation gm, Ids, Vgs-Vth 通过仿真建立gm ~ VGS-VT, gm/Ids ~ VGS-VT的关系 由右图可知，在固定Ids下，gm∝1/(VGS-VT) 已知gm，VGS-VT，通过查gm ~ VGS-VT表，并结合gm∝(W/L)可估算W/L；通过查gm/IDS ~ VGS-VT表，可估算出Ids，反之亦然 已知gm, Ids，则通过查gm/IDS ~ VGS-VT表可设计VGS-VT 通过左图，可估算出相同Ids, VGS-VT下，PMOS, NMOS的W/L约为2.4 Speed?