- 1、本文档共18页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MEMS设计仿真软件的综合比较
《MEMS 器件、仿真与系统集成》期中测验(三)
(占考试成绩的20%,中英文答题均可,5月30日交电子版。任课教师:陈剑鸣)
研究生: (签字)
学 号:
MEMS设计、仿真软件的综合比较。(占本课程的20%)。
具体要求:
用表格形式对MEMS常用的软件进行比较。比较的软件四大类:TannerPro(主要是L-edit),HFSS, CoventorWare,IntelliSense,ANSYS
比较的内容:
公司、厂家;
软件的总体描述;
软件的模块关系(模块组成);
按模块来阐述的主要用途;
按模块来阐述的性能参数;
软件所做的实例图(分模块)。
你对此软件(或者是具体模块)的看法和评价,不少于5个模块。
作业作答如下:
一. TannerPro(主要是L-edit)
1.1 公司、厂家:
Tanner Research公司
1.2 软件的总体描述
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
Tanner Tools Pro是一套集成电路设计软件,包含以下几种工具:
S-Edit (编辑电路图)
T-Spice(电路分析与模拟)
W-Edit (显示T-Spice模拟结果)
L-Edit (编辑布局图,自动布局布线,DRC,电路转化)
LVS (版图和电路图对比)
1.3 软件的模块关系
Tanner数字ASIC设计流程图:
1.4各模块的的描述以及实例图
1.4.1 S-Edit以及范例
S-Edit 13.0界面
S-Edit范例
1.4.2 T-Spice
T-Spice是电路仿真与分析的工具,文件内容除了有元件与节点描述外,还必须加上其他的设定。有包含文件、端点电压源设置、分析设定、输出设置。
1.4.3 LVS
LVS是用来用来比较布局图与电路图所描述的电路是否相同的工具。也就是说比较S-Edit绘制的电路图与L-Edit绘制的布局图是否一致。需要spc文件和sp文件。
1.5 L-Edit的使用
1.5.1 L-Edit画图布局详细步骤
打开L-Edit程序,保存新文件。
取代设定(File-Rep lace Setup)。
环境设定(Setup-Design)。
选取图层。
选择绘图形状绘制布局图。
设计规则设定(MOSIS/OPBIT 2.OU)和设计规则检查(DRC)。
检查错误,修改(移动)对象。
再次进行设计规则检查。
1.5.2 使用L-Edit画PMOS布局图
1).用到和图层包括N Well,Active, N Select, P Select, Poly, Metal1,Metal2,Active Contact,Via.
2).绘制N Well图层:L-Edit编辑环境是预设在P型基板上,不需定义P型基板范围,要制作PMOS,首先要作出N Well区域。根据设计规则Well区电最小宽度的要求(10),可画出N Well区。
3).绘制Active图层:定义MOS管的范围。PMOS的Active图层要绘制在N Well图层之内。根据设计规则要求,Active的最小宽度为3。可在N Well中画出Active图层。
4).绘制P Select图层:定义要布置P型杂质的范围。绘制前进行DRC可发现相应错误。绘制时注意遵守4.2b规则:Not Selected Active)。绘制时注意遵守4.2b规则:Active to P-Select Edge最小2。同时还要注意pdiff层与N Well层要遵守2.3a(5)。
5).绘制Poly图层:
文档评论(0)