NIOSIISPI详解如何使用SPI方式传输.docVIP

NIOS II SPI详解 如何使用SPI方式传输 1、说明 本文是依据笔者阅读《Embedded Peripherals (ver 9.0, Mar 2009, 4 MB).pdf》参考文档所作的个人理解，可以看做是笔记吧。 本文只讲NIOS II嵌入式外设SPI的原理与使用，关于IP-CORE的使用，请读者参考???《SPI Slave JTAG to Avalon Master.pdf》。 在下一篇文章中将用实例说明如何用SPI驱动ADS1256。 2、功能描述 Spi通讯包括两条数据线（进、出）、一条同步时钟线和一条控制线。 （1）Master Out Slave In (mosi)—主设备输入数据到从设备的数据线。 （2）Master In Slave Out (miso)—从设备输出数据到主设备的数据线。 （3）Serial Clock (sclk)—主设备驱动从设备的同步时钟。 （4）Slave Select (ss_n)—主设备驱动，用于选择从设备。置低时有效。最多可以设置32个从设备。 ???????????? Sclk与Avalon—MM是同步的。当配置为主设备，spi-core将Avalon—MM的时钟分频得到sclk。若配置为从设备，接收逻辑是与sclk的输入同步的。 3、发送逻辑 发送逻辑包含发送保持寄存器（txdata）和发送移位寄存器，各有n位宽度，可配置1~32位。当某主外设写txdata，值会自动被复制到移位寄存器，并在下个操作开始时传输。 Txdata和移位寄存器提供两个存储空间。当有数据在移位寄存器传输时，可以往txdata中写入数据，并且在移位寄存器处理完当前数据时会自动加载txdata中数据，并发送。 在主设备模式传输移位寄存器直接驱动mosi，在从设备模式，传输移位寄存器直接驱动miso。 数据传输时，LSB或者MSB在前，由配置时用户指定。指定之后，不可软件更改。 4、接收逻辑 接收逻辑包含接收保持寄存器（rxdata）和接收移位寄存器，各有n位宽度，可配置1~16位。在接收移位寄存器捕获满n位数据后，主外设可以从rxdata中读取接收到的数据。 同发送逻辑类似，接收逻辑同样具有提供两个存储空间的功能。Rxdata可以保持前一个接收到的数据，同时接收移位寄存器亦在接收数据。当一个传输完毕时，接收逻辑自动将接收移位寄存器的数据更新至rxdata。 在主设备模数时，接收移位寄存器直接受miso驱动。在从设备模式?，受mosi驱动。同样，数据传输时，LSB或者MSB在前，由配置时用户指定。指定之后，不可软件更改。 5、在SOPC中安装SPI-CORE 5.1?主从设置 用户可以选择主设备模式或者从设备模式。当选择主设备模式时，下面的选择是有效的：Number of select (SS_n) signals、SPI clock rate、?和Specify delay. （1）Number of Select (SS_n) Signals 设置从设备的个数。取值范围是1~32。该选择会在生成NIOS II时产生n个SS_n引脚，用于片选。 （2）SPI Clock (sclk) Rate 该时钟是有Avalon-MM分频产生，其数学关系是： Avalon-MM system clock frequency / [2, 4, 6, 8, ...] 在SOPC设置时，可以输入所需要的时钟，软件会自动选择一个低于或者等于所输入时钟的最近符合值。 时钟的设置注意结合从设备的要求。 （3）Specify Delay 该延时是指片选信号有效（置低）之后，需要多长的时间才能对从设备发起操作。 ?????? 5.2?数据寄存器设置 该设置影响数据寄存器的大小和行为特性。 （1）Width—设置txdata、rxdata、发送移位寄存器、接收移位寄存器的大小，可设置为1~32位。 （2）Shift direction—指定数据传输时LSB或者MSB在前。用户需了解从设备所需的模式。 5.3?时序设定 该设定涉及ss_n,?sclk,?mosi?和?miso?信号的设置。共有两处设定，可设定4种模式。 （1）Clock polarity—设置为0时，sclk空闲时为低；设置为1时，sclk空闲时为高。 （2）Clock phase—设置为0时，数据在sclk的上升沿锁存；设置为1时，数据在sclk的下降沿锁存。 具体见如下时序图： ???????1.?Clock Polarity = 0, Clock Phase = 0 ?????? 2.?Clock Polarity = 0, Clock Phase = 1 ???????????????????????????????????? 3.?Clo