2.8存储器和CPU连接.ppt

2.8 存储器与CPU的连接 ;2.8.1 微机系统的存储器三级结构;2.8.2 扩展内存储器与主机（CPU）三总线的接口;2.8.2 (续) RAM与CPU的连接 1.CPU 总线的负载能力 一个存储器系统，通常由多片存储器芯片组成,需加驱动器。 2.CPU 的时序与存储器的存取速度之间的配合问题 首先要弄清楚CPU的操作时序 然后，选择满足CPU操作时序的存储器芯片，其中最重要的是存储器的存取速度。 3.存储器的地址分配与片选问题 4.存储芯片的选用;2.8.3 地址译码方式 单译码方式 双译码方式;2.8.4 存储器地址译码方法; ;例2.8-1; ;Y1;3．线选法;A0～A10;4． 存 储 芯 片 的 位 扩 展;5．存 储 芯 片 的 字 扩 展;6．存储芯片的字、位同时扩展;2.8.5 用全译码法实现扩展存储器的片选设计;符合要求的全译码电路 1 ;符合要求的全译码电路 2;2 用部分译码法实现扩展存储器的片选设计;用线译码法实现扩展存储器的片选设计;例 2.8-4 4KB RAM的连接 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。 ;表 线选方式地址分布;图 用2114芯片组成4K RAM线选控制译码结构图;图 用2114芯片组成4K RAM局部译码结构图;图 用2114芯片组成4K RAM全局译码结构图;图 用256×4位的芯片组成1K×8 RAM的方框图;1. 位扩展;2. 字扩展;◆ 地址线的根数：本例为字扩展，扩展后为1024条字线（210），寻址1K时的地址线需为十条。增加的地址线经过译码后接到各片的片选端;3. 字位同时扩展;捂鸽弊儒榴株解匆听肤余言篆困氮狗袭意排肖缅师逝补璃做品譬赞婿对橇2.8存储器和CPU连接2.8存储器和CPU连接;各片地址范围的确定;● 把256×2RAM扩展成512×4的RAM，画出电路图并说明各片的地址范围。 ;2.9 IBM-PC/XT中的存储器，扩展存储器及其管理 ;2.9.1 存储空间的分配;2.9.2 ROM子系统;图 系统板上的ROM电路;表 ROM子系统中译码器管理的存储器地址;2.9.3 RAM子系统寻址范围;图 IBM-PC/XT的读写存储器子系统的组成框图;2.9.4 寻址范围;2.9.5 存储器的管理;2．虚地址保护方式 （1）存储器管理机制：80386先使用段机制，把包含两个???分的虚拟地址空间转化为一个中间地址空间的地址，然后再用分页机制把线性地址转化为物理地址 （2）分段分页机制：是所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物理空间的一页。 ;（3）保护：第一是保护操作系统的存储段和其专用处理寄存器不被应用程序所破坏；第二是为每一个任务分配不同的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。 （4）虚拟存储器的概念：由存储器管理机制以及一个大容量的快速硬盘存储器或光盘支持。 ;3．虚拟8086方式 支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟8086方式下执行8086程序的任务，可以使CPU同时执行三个任务：以32位虚地址保护方式执行第一个任务的80386程序；以16位虚地址保护方式执行第二个任务的80286程序；以虚拟8086方式执行第三个任务的8086程序。 ;2.9.6 高速缓存器Cache;2.10 高速缓冲存储器;2.10.1 Cache系统基本结构与原理;6.5.2 地址映像方式;1．全相联映像方式;第0页;2．直接映像方式;第0页; ;6.5.3 替换算法;6.5.4 CACHE的读写过程;2.8.11 虚拟存储器;2.8.1 页式虚拟存储器;2.8.2 段式虚拟存储器;2.8.3 段页式虚拟存储器