数字电路和逻辑电路设计 第9章 实 验.ppt

第9章 实 验 ; 本章实验以一完整课题的形式，分离出几个相对独立又有联系的基础实验项目，最后合而为一成为系统。既对基本理论知识进行验证与强化，又建立系统设计的概念；既通过集成元器件构成的功能电路进行了基础训练，又从功能电路之间的构成关系中达到理论知识的全面贯通，同时加强了系统总体调试的方法训练。做好本课程实验也为后续课程的学习奠定良好基础。;设计项目： 多路巡回显示数据采集系统的设计;实验 一 TTL门电路逻辑功能测试及三态输出门应用;三、实验的基本原理;1、4路（2-3-3-2）输入的与或非门74LS54 ;（1）三种状态：高电平、低电平和高阻态。 （2）控制端EN(使能端)： 两种使能方式---低电平使能和高电平 使能端无效时---输出门处于高阻态，相当于电路与负载断开。 ;3、三态输出门实现多路信息的分时采集 ;四、实验内容及要求;多余输入端状态处理（0、1、悬空）;3、应用三态输出门实现多路信号分时传输（总线传输）;（2）实现多路信号分时传输的测试 ;五、实验步骤;六、实验报告要求;实验 二 中规模组合逻辑芯片的应用及组合逻辑设计;三、实验的基本原理 ;2、实验元器件;梨让活釉究傻崩景扇潘储餐榜潞娥搔恨肾唾隔谊蘸汕科团裴檬九水缴聚垦数字电路和逻辑电路设计 第9章 实 验数字电路和逻辑电路设计 第9章 实 验;（3）74LS153 —— 4选1数据选择器;二进制译码器输出项——与非关系;（4）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如;4、数据选择器设计单个输出逻辑电路的基本原理 ;（3）由5位拨动开关分别代表A、B、C、D及E五名裁判的表决情况，由1位发光二极管亮灭指示表决总结果。;74LS153的输出逻辑表达式为：;1; 数据选择器设计组合逻辑电路：表达式比较——确定各变量的对应关系;五、实验步骤;实验三 中规模时序逻辑芯片的应用及时序电路设计;三、实验的基本原理 ;※ CPB：二～五进制计数／分频器时钟输入端，下降沿有效;;5、74LS193：双时钟4位同步加/减可逆计数器 ;※ QA、QB、QC、QD：计数器输出端，状态为0000~1111，QD 为最高位，QA为最低位。;6、CD4040：十二位串行进位二进制计数器/分频器 ;四、实验内容及要求 ;2、使用2片74LS193设计一个60进制减法计数器电路。;五、实验步骤;实验四 模数转换器的应用;三、实验的基本原理;※ A2~A0：通道选择端 ，见表9-10；;（2）逻辑框图 ;（3）时序图 ;四、实验内容及要求;2、研究ADC0809转换控制时序 ;实验五 储存器的应用;1、数码管的结构;2、数码管的段码;3、数码管动态显示原理; 4、AT28C16 --- E2PROM只读电擦除存储器;1、AT28C16储存单元的结构与存储单元分页;2、并行储存器设计组合逻辑电路;显示 “0.1” “1.2” “4.3” “5.4”;4、为AD转换表与储存器单元建立关系;转换表：取小数点位后3位，即4位，共有 256 X 4 个十进制数； （1）取前4页储存单元存储4位转换表数据： 第0页 第1页 第2页 第3页 整数位与小数点 小数点后1位 小数点后2位 小数点后3位 1. 6 6 7 （2）每页存储数据按顺序排列 （1）按Dout由（0→255）分别计算出（0→255）对应的4位Vin （2）将256个Vin分别拆分为256个： 整数位与小数点 小数点后1位 小数点后2位 小数点后3位 ;四、实验内容及要求;（1）将需显示的“数??”编码成“数据译码表”存储在AT28C16中，其中DIS0~DIS3四位数码管的“显示数据”分别按顺序存储在存储器的第0页~第3页中。;2、编辑ADC0809转换结果译码表；;六、实验报告要求;实验六 多路巡回显示数据采集系统的设计;三、实验的基本原理 ;（2）当某通道模拟输入变换时，ADC0809的输出（D0~D7）发生变换而直接改变（选择）AT28C16的“页地址”（A0~A7），此时显示采集结果通过控制“页选择”（A8~A10）和“数码管位选择”（LE0~LE3）即可将对应的各页存放的7段码显示数据输出在4位数码管相应位显示； ;四、实验内容及要求;3、设计ADC转换结果