第14 出租车计费系统的.pptVIP

第14章 出租车计费系统的设计与分析 14.1 系统设计要求 14.2 系统设计方案 14.3 主要源程序 14.4 系统仿真/硬件验证 14.5 设计技巧分析 14.6 系统扩展思路 14.1 系统设计要求 以CPLD/FPGA为主体，设计并制作一台出租车计费系统，系统的方框图如图14.1所示。 1．计费及显示 (1) 里程，即汽车行驶里程，用四位数字显示，显示方式为“XXX.X”，单位为km，精确到0.1 km。 (2) 单价，即里程单价，用三位数字显示，显示方式为“X.XX”，单价为元/km，根据每天不同的时间段有两种情况：当时间段为06:00～23:00时单价为1.40元/km，其他时间段内单价为1.80元/km。 (3) 等候时间，用四位数字显示分钟和秒，显示方式为“XX:XX”，等候的定义是：当汽车行驶速度小于或等于12 km/h时为“等候”。 (4) 等候单价，等候单价有两种情况：在等候时间小于1小时的情况下，等候单价为1元每5分钟；在等候时间大于1小时的情况下，等候单价为20元每小时。 (5) 费用的计算，出租车的起价为5.00元，当里程小于2 km时，按起价计算费用；当里程大于2 km时按下式计算费用： 费用=里程╳里程单价+等候时间╳等候单价 (6) 费用的显示，用五位数字显示，显示方式为“XXX.XX”，单价为元。 2．时钟及显示 当出租车在常运状态下，应能显示当前的时间。在汽车熄火的情况下，时钟必须正常运行，但是可以不显示时钟。 3．计费开始提示 当出租车载上乘客并起步后，将空车指示牌扳倒时，空车指示牌里的指示灯熄灭，并有语音或灯光提示信号。 14.2 系统设计方案 14.2.1 系统总体设计方案 本系统拟采用单片机和FPGA的结合进行系统的主体设计，系统原理框图如图14.2所示。 14.2.2 测控FPGA的VHDL程序设计 ? 根据系统的设计要求，我们可将整个测控FPGA系统CZJFXT分为七个模块，它们分别是：分频器模块FPQ，等待判别模块DDPB，里程计算模块LCJS，里程计费模块LCJF，等待计时模块DDJS，等待计费模块DDJF，输出数据选择模块SCXZ。其内部组成原理图如图14.3所示。 分频器模块FPQ：将外部时钟信号SCLK(设计时假设为200 Hz)经过适当分频后，产生1 Hz的系统工作用基准时钟信号CLK1HZ，供系统中的有关模块计时用。 等待判别模块DDPB：根据速度传感器脉冲信号WCLK和分频器产生的基准时钟信号CLK1HZ，计算单位时间里WCLK的脉冲个数(每km产生1000个脉冲信号，即每米产生1个脉冲信号)，亦即出租车行驶速度，从而判别出租车是否处于等待状态，发出等待标志信号DDBZ。 里程计算模块LCJS：根据速度传感器脉冲信号WCLK和等待标志DDBZ，对出租车行驶的里程数XSLC进行计算，同时发出里程标志信号LCBZ和里程计费标志信号JFBZ。 里程计费模块LCJF：在计费标志信号JFBZ、等待标志信号DDBZ、里程标志信号LCBZ和时段标志信号XDBZ等信号的控制下，计算行驶里程超过2 km以上里程的费用LCFY。 等待计时模块DDJS：在等待标志信号DDBZ和基准时钟信号CLK1HZ的控制下，进行等待时间DDSJ的计算，其中DDSJ的低8位表示等待时间的秒数，DDSJ的高8位表示等待时间的分钟数，同时根据等待时间的长短发出一个熄灯标志信号XDBZ。 等待计费模块DDJF：在等待标志信号DDBZ和熄灯标志信号XDBZ控制下，进行等待费用DDFY的计费操作。 输出数据选择模块SCXZ ：根据单片机发出的数据传输选择控制信号SEL，选择有关计算处理结果传输给单片机。SEL与被传送数据的具体关系如表14.1所示。 14.2.3 单片机控制程序设计 ? 单片机模块包括单片机AT89C51及其控制的显示和键盘系统，控制口如图14.3（略 ）所示。 AT89C51对FPGA的数据进行运算，计算出用车总费用并送显示系统显示，同时