第2硬件结构.pptVIP

2003-8-30 电信学院 第2章 单片机硬件结构 2.1 逻辑结构及信号引脚 2.1.1 结构框图 2.1.2 内部逻辑结构 2.1.3 信号引脚 2.1.1 结构框图 2.1.2 内部逻辑结构 MCS—51 CPU CPU内部结构： （1）运算器电路：算术逻辑单元ALU、累加器ACC、寄存器B、程序状态字PSW和2个暂存器等。 算术逻辑运算单元ALU ( 8位 )： +、–、×、÷算术运算，与、或、非、异或逻辑运算，循环移位、位处理。 （2）控制器电路：程序计数器PC、PC+1寄存器、指令寄存器、指令译码器、定时与控制电路等。 2.1.3 信号引脚 1、I/O口线功能 4个8位并行 I/O 接口引脚 P0.0～P0.7 、P1.0～P1.7 、 P2.0～P2.7和 P3.0～P3.7 2、控制线 RST/VPD：复位信号端和后备电源输入端。 输入10ms以上高电平脉冲，单片机复位。 VPD使用后备电源，可实现掉电保护。 2.2 内部存储器 2.2.1 内部数据存储器低128单元 2.2.2 内部数据存储器高128单元 2.2.3 堆栈操作 2.2.4 内部程序存储器 2.2.5 存储器结构特点 2.2.1 内部数据存储器低128单元 分为三个区域： 1． 寄存器区： 4组寄存器（寄存器阵列）。 即4个工作寄存器0区～3区。每组 8个寄存单元（每单元8位），以 R0～R7作寄存器名，暂存运算数据 和中间结果。 字节地址为00H～1FH。 2． 位寻址区 ： 字节地址为20H～2FH，既可 作RAM，也可位操作。 共有16个RAM单元，共128 位，位地址为00H～7FH。 3． 用户RAM区： 32个单元，地址为30H～7FH， 在一般应用中常作堆栈区。 2.2.2 内部数据存储器高128单元 内部RAM的高128单元 ——专用寄存器(SFR)区 地址为80H～FFH （也称特殊功能寄存器） 其字节地址可被8整除。 专用寄存器： A、B、PSW、 DPTR、SP。 I/O接口寄存器： P0、P1、P2、P3、SBUF、TMOD、TCON、SCON … (1) 程序计数器PC（16位）： CPU总是按PC的指示读取程序。PC是一个16位的计数器。其内容为将要执行的指令地址（即下一条指令地址），可自动加1。因此CPU执行程序一般是顺序方式。当发生转移、子程序调用、中断和复位等操作，PC被强制改写，程序执行顺序也发生改变。 复位时，PC=0000H。 (3) 寄存器B （8位）： 与A累加器配合执行乘、除运算。也可用作通用寄存器。 (4) 程序状态字PSW （8位）： 2. 专用寄存器的字节寻址 注意： 21个可字节寻址的专用寄存器是不连续地分散在内部RAM高128单元之中，共83个可寻址位。尽管还剩余许多空闲单元，但用户并不能使用。 在22个专用寄存器中，唯一一个不可寻址的PC。PC不占据RAM单元，它在物理上是独立的，因此是不可寻址的寄存器。 对专用寄存器只能使用直接寻址方式，书写时既可使用寄存器符号，也可使用寄存器单元地址。 2.2.3 堆栈操作 向上生长型 （向地址增大的方向生成）：MCS—51系列 堆栈类型 向下生长型（向地址较低的方向生成）：MCS—96系列 堆栈指针SP （8位）： MCS—51系列的堆栈是按“先进后出”原则存取数据的存储区。 MCS—51堆栈设在片内RAM区。 数据入栈时：先SP自动加1，后写入数据，SP始终指向栈顶地址。 —— “先加后压” 数据出栈时：先读出数据，后SP自动减 1，SP始终指向栈顶地址。 —— “先弹后减” 复位时 SP=07H。但在程序设计时应将SP值初始化为30H以后， 以免占用宝贵的寄存器区和位地址区。 2.2.4 内部程序存储器 80C51内有4KB ROM，其地址为0000H～0FFFH（内部ROM）。 其中0000H～0002H是系统的启动单元。 系统复位后(PC)＝0000H，开始取指令执行程序。 如果不从0000H开始，应存放一条无条件转移指令，以便直接 转去执行指定的程序。 作用： （1）用来存放固化了的用户程序，取指地址由程序计数器PC给出， PC具有自动加1的功能； （2）固化一片数据区，存放被查询的表格和参数等。 0003H～000AH 外部中断0（I