基于Multisim的数字时钟设计(定稿)概要.doc

基于Multisim的数字时钟设计 赵娟 （安庆师范学院物理与电气工程学院 安徽 安庆 246011） 指导老师：朱德权 摘要：本文首先使用Multisim10.0创建了数字时钟的总电路图，然后用该软件中的仿真功能进行仿真。数字时钟是一种用数字电路技术实现时、分、秒计时的一种装置。设计中考虑到一个数字时钟需要振荡器，计数器，译码器和显示器，精确时间到“时”“分”“秒”，并具有通过数字显示的功能。数字时钟应用广泛，具有走时精确，方便简单等优点。在实际生活着有着非常现实且重要的意义。在本文中，Multisim10.0的基础上设计的数字钟，由数字集成电路，数码显示管组成。 关键词：数字钟，振荡器，计数器译码，显示，仿真 1 引言 时间对于人们来说总是那么的宝贵，工作的忙碌性和繁杂性容易使人们忘记当前的时间。于是，20世纪末，,电子技术有了飞快地发展，不仅在通信技术上用数字信号替代模拟信号，数字时钟相比模拟钟能给人一种一目了然的感觉，它不仅可以同时显示时、分和秒。数字时钟具有走时精确，方便简单等优点。对于Multisim软件进行数字时钟的设计和仿真。数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。现在主要用各种芯片实现其功能，更加方便和准确。Multisim10.0作为一种高效的设计与仿真平台。其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。 2 设计思路? 1).由秒时钟信号发生器、计时电路构成电路。 2).秒时钟信号发生器可由555定时器构成。? 3).计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。? 3 主要内容? 熟悉Multisim10.0仿真软件的应用；设计一个数字时钟，能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。 4 数字时钟模块设计 数字时钟电路主要由时、分、秒三部分组成，秒时钟电路主要由秒脉冲信号发生器、计数器、译码器、数码管组成，秒计数周期60s。同样分时钟电路由计数器、译码器、数码管组成，计数周期为60min，与秒时钟电路不同的是脉冲信号由秒时钟电路提供。时时钟电路采用同样的设计，计数周期为24h。 4.1? 数字时钟秒脉冲信号的设计? 振荡器可由晶振组成，也可以由555与RC组成的多谐振荡器组合而成。由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。? 由555定时器构成的1Hz秒时钟信号发生器，下面的电路图产生1Hz的脉冲信号作为总电路的初输入时钟脉冲。由555定时器得到1Hz的脉冲，功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。 图1 秒时钟信号发生器 利用555多谐振荡器，优点：555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。缺点：要精确输出1Hz脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定. 4.2 器件74LS160分析 在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中采用的是统一的器件74LS160D的反馈置数法来实现十进制功能和六进制功能，根据74LS160D的结构把输出端的0110（十进制为6）用一个与非门74LS00引到CLR端便可置0，这样就实现了六进制计数。?由两片十进制同步加法计数器74LS160级联产生，采用的是异步清零法。 表1 74LS160真值表 CLR LOAD ENP ENT CLK A B C D QA QB QC QD 0 X X X X X X X X 0 0 0 0 1 0 X X ↑ X X X X A B C D 1 1 1 1 ↑ X X X X 计数 图2 74LS160N 同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十