pmosfet中栅控产生电流的衬底偏压影响研究 effect of substrate bias on the gate-controlled generation current in the pmosfet s.pdfVIP

第32卷第1期 固体电子学研究与进展 v01．32，No．1 PROGRESSOFSSE Feb．，2012 2012年2月 RESEARCH 8L pMOSFET中栅控产生电流的衬底偏压影响研究。 陈海峰“ 过立新 杜慧敏 (西安邮电学院电子工程学院，西安，710121) 2011·08-03收穑，2011-09-21收改穑 摘要：研究了pMOSFET中栅控产生电流(GD)的村底偏压特性。衬底施加负偏压后，GD电流峰值变小；衬底 加正向偏压后，GD电流峰值增大．这归因于衬底偏压n调制了MOSFET的栅控产生电流中最大产生率，并求出 了衬底偏压作用系数为0．3。考虑％对漏PN结的作用，建立了包含衬底偏压的产生电流模型。基于该模型的深入 分析．很好地解释了衬底负偏压比衬底正偏压对产生电流的影响大的实验结果．