第6章 时序逻辑电路分析与设计.pptVIP

第六章 时序逻辑电路的分析和设计 ;时序电路的特点： （1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。;其中 X为外部输入，Z为外部输出；Q为内部输入，D为内部输出。它们之间的逻辑关系一般表示为： Z=F1（X，Qn） 　 (6-1) D=F2（X， Qn ） (6-2) 　　　Qn＋1 ＝F3（D，Qn) (6-3) 6-1式称为输出方程，6-2式称为驱动方程或激励方程。6-3式称为时序逻辑电路的状态方程。;时序电路的组合逻辑部分用来产生电路的输出和激励，存储器件部分用来记忆电路过去的输入情况。 ;二、时序逻辑电路的分类;由于时序电路与组合逻辑电路在结构和性能上不同，因此在研究方法上两者也有所区别，组合逻辑电路的分析和设计所用到的工具主要是真值表，而时序电路的分析和设计所用到的工具主要是状态表和状态图。 ;三、时序逻辑电路功能的描述方法;1. 逻辑方程式;状态图 　　反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形叫状态图;6.2 时序逻辑电路的一般分析方法;一、分析时序逻辑电路的一般步骤 1．由逻辑图写出下列各逻辑方程式： （1）各触发器的时钟方程。 （2）时序电路的输出方程。 （3）各触发器的驱动方程。 ;2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。;二、同步时序逻辑电路的分析举例;例 6.2.1 试分析如图所示电路的逻辑功能，并画出状态图和时序图。 ;1．写出输出方程和驱动方程的表达式 由逻辑电路可知;2．写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：;3．作状态表和状态图 例6.2.1状态表;由状态表可作出其状态图如图所示。 ;4.画时序波形图 设电路的初始状态 ，则可得下图所示的时序图。 ;5．电路逻辑功能描述 　　由状态图可以看出，该电路在输入第六个计数脉冲CP后，返回原来的状态，同时输出端Z输出一个进位脉冲，因此该电路为同步六进制计数器。 ;6．???查电路能否自启动 该电路应有23=8个工作状态，由状态图可知，它只有6个有效状态被利用，还有110与111这两个没有被利用的无效状态。将110代入状态方程中，可得 ，再将111代入状态方程中，可得 ，而010为有效状态，即电路由于某原因进入无效工作状态时，只要继续输入计数脉冲CP，电路能自动返回到有效工作状态，因此该电路能自启动。 ;例6.2.2：试分析如图所示的时序逻辑电路。;（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：;输出方程简化为：;①当X=1时：触发器的次态方程简化为：;　　将X=0与X=1的状态图合并，起来得完整的状态图。;根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。;（6）逻辑功能分析：;三、异步时序逻辑电路的分析举例;CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态。）;②输出方程：;（3）作状态转换表。; （4）作状态转换图、时序图。;CP1=Q0 （当FF0的Q0由1→0时，Q1才可能改变状态。）;②输出方程：;（3）作状态转换表。; （4）作状态转换图、时序图。;6.3 同步时序逻辑电路的设计方法;一、同步时序逻辑电路的设计方法;（4）选择触发器的类型。;状态化简： 　　状态化简是建立在状态等价的基础上的。 所谓等价：指在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一个次态转换。 　　凡是等价状态都可以合并。;　　如下图中S2和S3，当X＝0时，输出Z都是0，且都向S0转换；当X＝1时，输出Z都是1，次态也都是S3，所以S2和S3是等价状态，可以合并为S2，取消S3。;2．同步计数器的设计举例;（3）选择触发器。选用JK触发器。;根据次态卡诺图可得各触发器的次态卡诺图和次态方程：;n;再画出输出卡诺图;（6）画逻辑图。;利用逻辑分析的方法画出电路完整的状态图。;3．一般时序逻辑电路的设计举例;S0——初始状态或没有收到1时的状态；; （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图:; （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。;（6）求出状态方程、驱动方程和输出方程。;