多芯片封装高堆层,矮外形 multi-chip packaging tall stacks, low profiles.pdfVIP

FEATuRE 技术纵横TEcHNIcAL SoC还是SiP?隧着复杂系统级芯片设计成本的逐步上升，系统级封 装方案变得越来越有吸引力。同时，将更多芯片组合到常规外形的单 个封装中的新方法也正在成为一种趋势。 ■ 多芯片封装● 高堆层，矮外形 作者：Graham Prophet，EDNEurope编辑 现在我们有了系统级封装 部件。通过预测封装印脚的未来发 (SiP)，或多芯片封装。以前它们叫做展，这些供应商已经能在产品上市之 (PGBA，图1)。这款闪存组成是8M 多芯片模块，更早时叫混合电路。本 前几个月就可以估计并模仿出下一代 ×64，访问时间为90、100和120 00 质上来说，这些都不是什么新鲜东 单芯片部件的器件。由于SRAM内ns，每个扇区的擦除／编程循环为1 西，无非是将多个有源元器件装入一 存单元的尺寸较大，它的密度总是比 万次。价格并不便宜，在500片批量 个认为是IC的封装里。事实上，它 DRAM要落后一至两代，而将多个时，单价为250美元(工业温度)。 就是集成电路的早期实现方法。在遥 sRAM芯片封装为一个部件，就可以 当供应商必须针对经济因素和技 远的过去，常见的方法是用“单片 用类似的尺寸提供相等的密度。今 术因素做出优化时，芯片划分问题的 Ic”表示厂商将所有功能集成到一个 天，这个办法同样已用在闪存上。像 决策就成了一个更加微妙的过程，供 WhiteElectronic 应商要按照自己的工艺能力，提供最 硅片上。而建立这种组合的基本动机 Designs公司这样的 至今没有变化。我们采取这种途径， 供应商不断将多个芯片封装为一体， 佳可能性的规范。很多年来，一直有 是因为无法从技术上或经济上在单个 而且whiteElec仃onic 两种制造所谓的“智能电源”器件的 Designs公司最 MB的Flash相反方法。这些智能器件包括了具有 芯片中实现某些功能的组合。随着时 近还宣布推出了一种64 间的流逝，这些因素之间平衡的变化 McP(多芯片封装)，设计用于嵌入某种智能程度的电源控制功能，如某 可能改变对多芯片解决方案的决策。 式应用和高可靠性应用，提供商用、 些驱动和保护电路，以及复杂的控制 工业和军用温度范围。该器件为 部件，也许还包括微控制器内核。有 很快有了更大内存 些供应商选择制造单芯片的办法，而 决策过程的一个方面是依据工艺 其它供应商则在一个封装内用一个控 技术的极限。例如，对于内存，长期 制芯片外加一些独立电源开关的办 以来确立了一条通过创新封装提高器 法。单芯片方案需要复杂得多的制造 件密度的路径。当内存沿着摩尔定律 工艺，而且设计师还要具备在单个芯 发展时，在任何时点上DRAM芯片 片上处理电压和热应力的复杂设计能 都有一个相应的最大可行尺寸。并且 力。但它的好处是供应商可以使用比 在那相同时刻，总会出现这个尺寸不 较简单的封装，无需考虑多个芯片在 够用的一些项目。一些专业供应商会 封装内的互连问题，因此也提高了成