对降低CMOS模数电路干扰方法的研究.docVIP

对降低CMOS模数电路干扰方法的研究 　　摘 要：CMOS模数混合电路是现在芯片发展的趋势，但同时，噪声是此类电路中变得愈发严重的问题。该文从电路，工艺，封装和版图等角度阐述了减小数字对模拟电路噪声干扰的几种方法。希望能为进行此类工作的工程师们提供一些参考。 　　关键词：CMOS 噪声 版图 　　中图分类号：TN403 文献标识码：A 文章编号：1674-098X（2017）03（a）-0027-02 　　半导体器件中的噪声来源通常有热噪声（也即白噪声）、1/f噪声（低频噪声）、散粒噪声这几种，它们涉及到物理特性，器件噪声对于模拟电路影响较大，但随着CMOS模数混合芯片规模的不断扩大，在深亚微米时代，对模拟电路干扰的最大源头渐渐变为来自于同在一片衬底之上的数字电路所产生，这些噪声量度远大于模拟电路自身的器件噪声，尤其是随着工艺的持续发展，器件尺寸变小，互连线的间距不断缩减，低功耗设计所带来的低电源电压又导致了Vth阈值电?旱慕档停?这些变化更是加剧了噪声对模拟电路的干扰。这些噪声既可能造成模拟电路性能的下降，如电压降的变化会影响到电源驱动晶体管的能力，又可能导致芯片功能的失效，如寄生电容可能会使开关的栅极耦合到错误的信号，从而使其误开启。所以在现代模数混合芯片的设计中，对数字电路噪声的控制就成为了一个亟待解决的问题。 　　1 数字电路噪声的来源 　　模数混合电路中，数字电路所引起的噪声大致有三种：泄漏噪声，电容耦合噪声和电源波动噪声。其中，泄漏噪声主要产生于动态数字电路中，MOS管关断时，积聚在动态节点上的电荷会经由泄放通路产生噪声，这就是泄漏噪声；电容耦合噪声属于脉冲噪声，它是通过线间隔离介质所具有的电容传播的，其来源是数字信号的快速跳变；电源波动噪声则是来自于电源和地线网络上的电平波动，它可以分为直流和正弦两部分，前者是由于电源线上的电压降（IR drop）和地线上的地反弹（ground bouncing）所导致，后者则起因于封装管脚引线上的寄生电感电容或大量时钟信号的跳变所引起的RLC感应。电源波动噪声可以借由电源和地线传导到模拟电路的敏感节点上去。 　　泄漏噪声和电源波动噪声一般是通过衬底进行传播的，但CMOS工艺的衬底却并不具有完善的噪声隔离功能，所有电路的N型场效应管共用同一个衬底，这使得数字电路的噪声极易进行扩散，而由于CMOS工艺所特有的闩锁效应的存在，使得很多芯片会利用重掺杂衬底来降低电阻以减小闩锁发生的可能性，但这就进一步加快了噪声的传导速度。 　　上述三种噪声是影响模数混合电路性能的重要因素之一，需要加以解决，该文接下来就会从电路、工艺、封装和版图等多方面来对此进行阐述。 　　2 减小数字电路噪声对模拟电路进行干扰的方法 　　2.1 从电路角度来减小噪声对模拟部分的影响 　　如前所述，大量时钟信号的快速跳变可以导致电源波动噪声，并进而将噪声传导至敏感模块中，使后者受到干扰。如果对数字电路重新进行设计，在不影响逻辑功能的前提下，使时钟的跳变不集中于同一时间，而是错开变动顺序，这样就能在一定程度上减小对模拟信号的影响，这种技术被称为时钟偏移。差分技术是另一个能抵御噪声的有效方法，将容易受到干扰的信号分为两路信号，总信号值是这两路信号的差值，它们均等地受到噪声的干扰，差值运算使得等量的噪声被减去，从而将干扰的影响降到最低。 　　2.2 从工艺角度来减小噪声对模拟部分的影响 　　SOI（silicon on isolator）绝缘衬底硅技术，这种技术是在绝缘介质上生成半导体衬底，能实现充分的器件隔离，绝缘介质不能传导噪声，可以很大程度地降低泄漏噪声，而且闩锁效应和漏电也因这种工艺结构被有效地抑制住了，这种技术将是低功耗低噪声设计中一个非常重要的手段。 　　2.3 从封装角度来减小噪声对模拟部分的影响 　　如前所述，封装管脚引线上的寄生电感电容会导致电源波动噪声，缩短封装管脚引线将是解决这个问题的一个有效方法。TSV（硅通孔技术）封装，BGA（球状引脚栅格阵列）封装的应用就是这方面的典范。 　　2.4 从版图角度来减小噪声对模拟部分的影响 　　在进行版图设计时，有多种方法都能有效减小噪声的影响，首先在模块布局时，模拟和数字电路一定要分开摆放，尤其是产生噪声最大的数字模块和最容易受到干扰的模拟模块，如数字时钟电路与模拟放大器，它们应该距离最远，数字和模拟电路的电源也要分开布线，同时使用单独的电源和地I/O（输入输出端口）。版图设计中还提供了多种隔离方法以减小噪声。N阱隔离，保护环隔离，深阱隔离都能有效地减小泄漏噪声。N阱作为P型场效应管的衬底，可以为不同阱中的PMOS电路提供天然的噪声屏障，而环状的N阱注入包围在N型场效应管外，也能部分的抵御外来噪声的侵入。保护环隔离是将N阱环和P型