vhdl电子日历设计完整.docVIP

《EDA技术教程》 基 于 VHDL 的 万 年 历 设 计 （ＥＤＡ实验报告） 学 校： 郑州大学 院 部： 物理工程学院 年 级： 2010级 专 业： 电子科学与技术 姓 名： 张金灿 2013年01月20日 ONE:本设计为实现一个多功能的万年历，具有年、月、日、时、分、秒计时并显示的功能，其满量程计时为一万年；具有校对功能，能够对初始的时间进行人为的设定。 设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计具有万年历功能的硬件电路，在QuartusII9.0软件设计环境下，采用自顶向下的设计思路，分别对各个基础模块进行创建，通过各个基础模块的组合和连接来构建上层原理图，完成基于VHDL万年历设计。 系统目标芯片采用EP2C35F484C8N，由CNT60模块、CNT24模块、DAY模块、MONTH模块、YEAR模块、TIAOSHI模块、CONTROL模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，将硬件编写程序下载到试验箱上，选择模式5进行功能验证。本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行万年历的校时功能。 TWO: 万年历的设计思路与多功能时钟的设计思路相似。多功能时钟的各功能模块及相互之间的连接如下图1所示 图1 THREE: 年、月、日和时、分、秒的显示格式如图2所示。年、月、日同时显示，时、分、秒同时显示，通过显示模式切换来分别显示。 年/ （时 ） 月/分 日/秒 图2万年历显示格式 FOUR: 按照模块化的设计思想，要实现万年历的基础功能，必定要包含年、月、日和时、分、秒的功能模块，其中秒和分可以用六十进制计数器来实现，时用二十四进制计数器实现，月用十二进制计数器来实现，年的低两位和高两位都是一百进制计数器，比较特殊的是天的计数器，因为它有四种情况，大月三十一天，小月三十天，平年二月二十八天，闰年二月有二十九天，所以年和月的模块对天的计数都有影响，需要从年和月的输出端引出控制信号来控制天的计数。同时每个计数器都有显示输出端和进位输出端，同时低级别（如秒）的进位输出要给较高级别（如分）的时钟输入端，以此类推，采用串行工作方式进行连接。从而完成了基础的计时和显示的功能。 再按照由基础功能到增强功能的设计思路，要实现校时功能，要在之前电路的基础之上增加一个校时控制模块，增加两个按键来实现控制，按键1来选择校对哪一个模块，按键2选择校对到何值——检测到按键2的一个上升沿，对应的计数器加1。除此之外还需要有显示模式的切换的功能，需要增加一个模式切换的控制模块，通过增加一个按键3来实现控制，是显示年月日还是时分秒。 实验原理图 万年历时分秒部分的原理图如下图所示，年月日部分与之同理，通过控制可以进行切换。 图3万年历实验原理图 FIVE: K1键是选择万年历工作的模式，K2键提供上升沿（时钟功能）来使各计数模块加一，从而实现校时的功能。LED灯起指示作用。共有五种选择模式（A,B,C,D,E,F）： A：正常计时 --K1不按 B：调整分 --K1按下一次 C：调整时 -- K1按下两次 D：调整日 -- K1按下三次 E：调整月 -- K1按下四次 F：调整年 -- K1按下五次 CLK是外部1Hz输入时钟，作为秒的时钟输入，驱动整个万年历工作运行。 K3键是显示模式的选择，显示时分秒时，LED指示灯亮，显示年月日时，LED指示灯灭。 SIX：VHDL语言描写和原理图部分 1.秒与分模块为六十进制的计数器 源程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT60 IS PORT(CLK:IN STD_LOGIC; Q1,Q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT60; ARCHITECTURE ONE OF CNT60 IS SIGNAL Q11,Q22:STD_LOGIC