- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
循环彩灯课程设计程序
湖南科技大学信息与电气工程学院
VHDL课程设计报告
专 业: 电子信息工程
班 级: 一班
姓 名: 崔 永 康
学 号: 1104030115
指导老师: 罗 朝 辉
课程设计任务书
题 目 设 计 时 间 设 计 目 的:
设 计 要 求:
总体方案实现:
指导教师评语: 课程设计的目的。
本设计的任务是熟悉支持VHDL语言的软件,如Max Plus 2,quartus等,利用这一类软件使用VHDL语言进行设计编译仿真。本次设计的主要目的:
1、使我们熟练掌握相关软件Max Plus 2及quartus的使用操作。能对VHDL语言程序进行编译及调试,以及通过计算机仿真,得到正确的仿真波形图,并根据所得仿真波形图分析判断并改进所设计的电路。
2、在成功掌握软件操作基础上,让学生将所学数字电路的基础课知识与VHDL语言的应用型知识结合起来并与实际设计,操作联系起来,即“理论联系实际”。要求学生自主设计电路,编写程序,鼓励新思路,新方法,新观点。
3、完成可编程器件与VHDL语言课程设计,掌握设计语言技术的综合应用性。通过对课程的设计、仿真、调试来具体完成。
4、熟悉系统的分析和设计方法,合理掌握选用集成电路的方法,初步接触EDA技术,为以后本专业的学习奠定良好的基础。
设计方案的论证。
彩灯控制器电路是整个设计的核心,它控制整个设计的输出效果也就是图案的样式变化。在电路中用1代表灯亮,用O代表灯灭,由0,1按不同的规律组合代表不同的灯光图案,同时使其选择不同的频率,以实现多种图案及多种频率的花样功能显示。该程序充分证明了用VHDL设计电路的灵活性,即可以通过改变程序中输出变量的位数来改变彩灯的数目。 彩灯控制器的第1种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮,第2种花样为彩灯两边同时亮1个逐次向中间移动再散开;第3种花样为彩灯两边同时亮2个逐次向中间移动再散开个花样自动变换,循环往复
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY second IS
PORT( clk1,reset1:STD_LOGIC;
enmin:OUT STD_LOGIC;
daout1:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END ENTITY second;
ARCHITECTURE fun OF second IS
SIGNAL count:STD_LOGIC_VECTOR(6 DOWNTO 0);
BEGIN daout1=count;
PROCESS(clk1,reset1)
BEGIN
IF(reset1=0)THEN count=0000000;
ELSIF(clk1event and clk1=1)then
IF(count16#3C#)then
IF(count=0111011)then
enmin=1;
count=0000000;
ELSE
count=count+1;
enmin=0;
END IF;
END IF;
END IF;
END PROCESS;
END fun;
仿真结果:
仿真分析:根据程序,对秒进行简单计数,当计数达60时,计数器清零,向enmin进位,并开始新的计时。如此循环,实现对秒计数的仿真。如图所示
2分计数模块
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY minute IS
PORT(clk2,reset2:IN STD_LOGIC;
enhour:OUT STD_LOGIC;
文档评论(0)