基于低功耗约束的cmos lna的优化设计 an optimization design of cmos lna based on low-power restriction.pdfVIP

下载本文档

2
0
约1.91万字
约 5页
2017-08-21 发布于上海
举报
版权申诉

基于低功耗约束的cmos lna的优化设计 an optimization design of cmos lna based on low-power restriction.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于低功耗约束的cmos lna的优化设计 an optimization design of cmos lna based on low-power restriction

第32卷第6期电子器件 v01．32No．6 Chinese OfElectronDevio瞄 2009年12月 Journal Dec．2009 ofCMOSLNABasedOHLow-Power An Design Restriction。 Optimization LIUGaohui。．ZHANG]incan 710048，China) (Department．ofElectronicEnginee—ng。XianUniversityofTechnology，Xl，口n introduces noiseand Abstract：Acircuit simultaneous power-constrained input to thenoise and to onthebasisofthe niquesoptimize figureinterstagematchingtechniquesimprovegain traditionalcascodeLNA thesizeoftransistors toachievea structure，adjusting appropriately low-power 0．18 forthe trendof circuits．Thecircuitis basedonTSMC performancedevelopmentlow-power designed resultsindicate well CMOS thatthe of and are matched ／．tm process．Simulation impedancesinput output with50 reachesto14．274 0．669dBnoise dBm1dB Q．The dB，with gain figure，一16．1 compression dBmIIP3and is 2．628mWat2．45GHz． point，--4．858 powerconsumptiononly match Keywords：LNA；low analysis)impedance power；noise E]巳蛔笼：2570F 基于低功耗约束的CMOSLNA的优化设计* 刘高辉’，张金灿 (西安理工大学电子工程系，西安710048) 摘要：针对低功耗电路发展的趋势，在传统的共源共栅结构基础上，同时引入实现噪声优化的PCSNIM技术和提高增益的 0．18