garfield 5微处理器芯片的电源网络和面积优化 optimization of power network and area of the system chip garfield 5.pdfVIP
- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
garfield 5微处理器芯片的电源网络和面积优化 optimization of power network and area of the system chip garfield 5
第29卷第3期 电子器件 VoI.29NO.3
2006年9月 Q酶J“0fEImn晒 S印.2006
Net、)lro咄觚dA职aofthe
Power G灯fieM5
Optimizati蚰of sySt锄alip
W.ANG
J埘,LUO工以n
(№f咖£m把s”£唧D曙妇衲gQ帕圹盯&m犯”L妊t哪吐y,№可柳210096·(剐眦)
felativeto
Abst哺ct:WhenSoC era,thechip蝴ismuch the
designgoesinto工)eep-Submicrometer product
cost.Astheareaof increases,thecostof becomesrrmre andtllesuc—
chip chip眦nufacturirlgexpensive
rate of
cessful reduces.Thusthearea isoneofthemostcriti∞lchl—
chiprnanufacturing decreasing chip
t0 IC introducesusethe
thebackend article howto Astr0(bacl【endt001
l即ge designers.This designpr0一
vided dothe of areaandpowernetworkoIme Garfleld5.n
byS”opsys)toopti血zationchip systemchip
achievesthe125MHzat ar鲍、Iirithin5.Omm×5.Orr吼
case,and
typical chip
network
Keywords:placement;area;powerring;power
EEAOC:2220
Garfield
5微处理器芯片的电源网络和面积优化
汪瑶,罗岚
(东南大学国家专用集成电路系统工程技术研究中心,南京210096)
摘 要:深亚微米的集成电路设计中,芯片的面积与成本是紧密相连的。随着芯片的面积增大,其制造成本不断增加。但芯
片成品率却急剧下降。因此在后端版图设计中.设计人员的目标之一就是应尽可能减小芯片的面积。本文介绍了Ga曲dd5
行设计和优化。并成功实现典型情况下的125MHz时钟频率、5.0蚴×5.O咖以内的芯片面积。
关键词:布局;面积;电源环;电源网络
中图分类号:州43 文献标识码:A 文章编号:1005-94如(20嘶)∞-o贷l_03
本文介绍了Garfield5(由东南大学设计的内
嵌A720T处理器内核和16bit定点高性能DsP双
核系统芯片,它是面向中低端PDA等消
您可能关注的文档
- 0.35μm cmos 4位1 gsamples全并行模数转换器设计 1 gsamples 4 bit flash adc in 0.35μm cmos.pdf
- 1 000 v vdmos的优化设计研究 studying of the optimal design of 1 000 v vdmos.pdf
- 1.2 ghz cmos全集成锁相环的设计 design of a fully integrated 1.2 ghz cmos phase-locked loop.pdf
- 0.18μm cmos可编程增益放大器 0.18 μm cmos programmable gain amplifier.pdf
- 10gbs0.18μm cmos光接收机前置放大器 0.18 μm cmos preamplifier for 10gbs optical receiver.pdf
- 6h-sic异质结源漏mosfet的模拟仿真研究 simulation study of 6h-sic heterojuntion sourcedrain mosfet.pdf
- 40 inch碳纳米管场发射显示屏的驱动系统研究 driving system of 40-inch carbon nanotube field emission display.pdf
- 200 v高压soi pldmos研究 research on 200 v high voltage soi pldmos.pdf
- ghz波段nh量级两种平面圆形螺旋电感性能比较 performance comparison of differential symmnetric and hanar circular spiral inductors.pdf
- lcd运动图像色彩畸变评价和量化分析 the evaluation and quantification of motion-induced chromatic aberrance on lcd.pdf
文档评论(0)