利用fpga实现uart的设计 design and implementation of uart based on fpga.pdfVIP

第33卷第4期 电子工蠢师 V01．33No．4 2007年4月 ELECTRONICENGINEER Apr．2007 利用FPGA实现UART的设计 孟志华 (武汉科技大学信息科学与工程学院，湖北省武汉市430081) 摘 用模块化设计方法分别设计了uART(通用异步收发器)的发送器、接收器和波特率发生器。在Max· UART模块。上位机利用VB6．0编程实现PC机与UART的通信。 关键词：UART；FPGA；串行通信；MSCOMM32．OCx控件；VHDL 中图分类号：TN919．3 O 引 言 2 uART的结构和帧格式 随着计算机技术的发展和广泛应用，尤其是在工 UART主要包括接收器和发送器。从异步接收输 业控制领域的应用越来越广泛，计算机通信显的尤为 入信号sIN接收到的异步信号通过接收器完成串行／ 重要。串行通信虽然使设备之间的连线大为减少，但 并行的转换，形成异步数据帧；发送器将cPu发出的8 随之带来串／并转换和位计数等问题，这使串行通信技 位数据进行并行／串行转换，从SOuT发送出去。功能 术比并行通信技术更为复杂。串／并转换可用软件实 现，也可用硬件实现。用软件实现串行传送大多采用 循环移位指令将一个字节由高位到低位(或低位到高 (接收移位寄存器)、帧产生、串转并。uART的结构如 位)一位一位依次传送，这种方法虽然简单但速度慢， 图1所示。 而且大量占用cPu的时间，影响系统的性能。更为方 便的实现方法是用硬件，目前微处理器串行接口常用 的LSI芯片是UART(通用异步收发器)、USART(通用 同步异步收发器)和AcIA(异步通信接口适配器)等。 图1 UART的结构 不论是哪一种芯片，它们的一种基本功能是实现串／并 转换。正是这些串行接口芯片弥补了串行通信较为复 平)、起始位(start 杂这一缺陷。本文应用EDA(电子设计自动化)技术， ta bit，可选)和停止位(stopbit，位 bits)、校验位(p捌￡y 基于FPGA(现场可编程门阵列)／CPLD(复杂可编程 数可为1、1．5、2位)。这种格式是由起始位和停止位 逻辑器件)设计与实现uART。 来实现字符的同步。uART内部一般有配置寄存器， 1总体设计 可以配置数据位数(5位～8位)、是否有校验位和校 验的类型、停止位的位数(1，1．5，2位)等设置。 整个设计包括两部分：基于FPGA的uART的设 计和基于VB6．0的上位机程序设计。uART的设计采 3 uART的设计与实现 用模块化的设计思想，可分为3个模块：FPGA数据发 送模块、FPGA波特率发生器控制模块及数据接收模 允许在串行链路上进行全双工的通信。串行外设使用 块。上位机程序采用VB6．0的Mscomm控件，可分为 画面设计和功能设计两部分。串口采用标准的RS- 600 232协议，主要参数选择为：波特率9 b∥s，8位有 的uART器件，这类芯片已经相当复杂，有的