微型计算机原理(第五版)第6章课件.ppt

　　　6.1 存储器的分类和主要性能指标　　 　　　　　6.2 半导体存储器件 　　　　　6.2 半导体存储器件 　　存储器芯片中的地址译码器(通常包括行地址译码器和列地址译码器)接收来自CPU的地址信号及存储器控制信号　　(或　　)，并产生地址译码信号，以便选中存储矩阵中某一个或几个基本存储电路，使其在存储器控制信号控制下进行读出操作。 ROM存储矩阵中各基本电路信息的存储是用单向选择开关接通或断开的状态来实现的。单向选择开关的状态是事先设计好的。 假设有一个16×8的存储器，它采用二极管作单向选择开关。存储矩阵由8个16×1位的阵列组成。其中一个16×1位的阵列情况如下图所示。 两位地址译码A1A0经“字地址寄存器和译码器”译码后产生4条字选择线 　　当　　?=?0、　　=?0及　　=?1时，地址信号A0～A10经行、列地址译码后选中某一存储单元(包含8个基本存储单元)，并打开框图中右边的8个输出三态控制门，使选中存储单元的8个数据经数据总线输入CPU。 　　当　　=?0、　　=?1及　　=?0时，地址信号A0～A10经行列地址译码选中某一存储单元(8位)，并打开框图中左边的输入数据控制门，使CPU经数据总线向Intel 6116写入8位数据。 　当　　?=?1时，芯片处于无效状态，输入输出三态控制门呈现高阻态，Intel 6116芯片与系统总线脱离。 　　　　6.3 SRAM、ROM与CPU的连接　　 　　　　6.3 SRAM、ROM与CPU的连接　　 图6.6 片内地址及片选地址 6.3.4 80386 DX和80486(32位)的存储器接口　　微处理器通过数据总线和选择独立存储体的控制信号与存储器接口，对于8088而言，只有一个独立存储体，8086是两个，32位处理器系统则具有4个存储体。例如，80386 DX和80486(SX和DX)均包含32位地址总线，因此，通常需要使用可编程逻辑器件(PLD)来译码而不是集成译码器。 　　1．存储体　　图6.15描述了80386 DX和80486微处理器的存储体。注意，这些存储系统包含4个8位存储体，每个存储体最多包含1?GB存储容量。存储体选择由存储体选择信号　　 、　　、　　 和 　　实现。如果传送一个32位数，则所有4个存储体都被选中；如果传送16位数，则2个存储体(通常是　　 、或 　　、　　 )被选中；如果传送8位数，则1个存储体被选中。 图6.15 80386 DX和80486微处理器的存储器结构 　　80386 DX和80486对每个存储体只需要独立的写选通信号。之所以不需要独立的读选通信号，是因为无论是16位处理器还是32位或64位处理器，在读取字节信息时，会从数据总线上选取其需要的8位数据读入处理器内部，而忽略数据总线上的其他信息。例如，在8086处理器中，执行指令MOV AL, [8000H]，在实际读取信息时，完全可以不通过译码选通地址为8000H的存储单元所在的存储芯片，而同时选通偶存储体([8000H])和奇存储体([8001H])的内容，共16位数据放到数据总线上；处理器在执行上述指令时，不会受高八位数据的影响。 　　因为存储器读操作只是将被读存储器单元的内容读到外部数据总线，并不改变存储单元的内容。同理，在80386中读取8位或16位信息，或者在Pentium级处理器中，读取8位、16位或32位信息时，都可按此处理。与此相反，在16位、32位或64位处理器向存储器写字节信息时，独立地写选通信号是必需的，因为，一旦其他不相关的存储器芯片被选通，存储器本身并没有任何机制可以屏蔽信息，造成的结果就是不应该被改写的信息被错误地覆盖了。因此，必须通过使用一个简单的或门，或其他逻辑器件产生一套写选通信号，如图6.16所示。 图6.16 80386 DX和80486 CPU的存储体写信号 　　对比6.3.3节介绍的存储器接口，利用独立的存储器写选通信号来构成存储器接口电路可以减少系统中器件的数量，从而降低成本。以8086处理器为例，如果采用独立写选通信号，则整个存储器接口电路，只需要用地址译码器产生一个　　　信号来选择一个16位的存储体，而不需要对每一个8位存储体构成选址信号。最后，只要将　　　 与存储体选择信号 　　及A0组合后，便可获得每个8位存储体的独立写选通信号。 　　2．32位存储器接口　　由前面的讨论可知，80386 DX和80486的存储器接口需要产生4个存储体写选通信号并译码32位地址。显然，没有一个集成译码器(如74LS138)适合作为80386 DX和80486微处理器的存储器接口，因此，需要采用单独的可编程逻辑器件(如PAL16L8)。　　当32位宽的