第06章 组合逻辑电路功能.pptVIP

秧询岁娠固休烈搽曼募焚珊为赏像谴讫恃限柜胜死瑟颅得恍稳欠分抠弹材第06章 组合逻辑电路功能第06章 组合逻辑电路功能;常用的组合电路;加法器;半加器;全加器;并行二进制加法器;并行二进制加法器－－举例;中规模集成的加法器及其扩展;串行进位加法器速度比较慢 为了提高速度，最好能够提前知道来自低位的进位 定义进位产生信号gi=xi?yi 定义进位传递信号pi=xi+yi 那么，ci+1=xi?yi+(xi+yi)ci 第i+1级产生进位的条件是：或者本身有进位，即gi=1；或者将低位来的进位传递到更高位，即pi=1，并且ci=1 也就是说： c1=g0+p0?c0 c2=g1+p1?c1=g1+p1?(g0+p0?c0)=g1+p1g0+p1p0c0 …;;采用超前进位的二进制加法器74X283;常用的组合电路;比较器;比较器;更加复杂的比较器;中规模集成的比较器;低位;常用的组合电路;译码器（Decoder）;译码器（Decoder）;4比特译码器;◎低电平有效的输出 ◎低电平有效的输入;中规模集成的译码器;译码器的扩展;译码器的应用举例;二进制译码器和最小项;使用译码器实现任意逻辑函数;使用译码器实现任意逻辑函数;显示译码器—七段码显示器 (Seven segment display);七段码显示器内部结构;7段码显示器显示的数字和输入的关系;增强显示译码器的功能;有零灭控制的