网站大量收购独家精品文档,联系QQ:2885784924

43实验箱的设置与IO引脚.doc

  1. 1、本文档共62页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
43实验箱的设置与IO引脚.doc

目 录 第一部分 Quartus II的操作 1 第1章 Quartus II 简介 1 1.1 Quartus II软件 1 1.2 Quartus II软件的设计流程 1 1.3 Quartus II软件的用户界面 3 第2章 Quartus II 2.1的安装 6 2.1 安装软件 6 2.2安装license 6 第3章 Quartus II 2.1的使用 8 3.1 图形用户界面 8 3.2 设计模式 8 3.3 设计步骤 8 3.3 原理图设计与编译 9 3.4 创建向量波形文件 16 第4章 设计结果下载 21 4.1 安装下载电缆驱动程序 21 4.2 器件的选择与引脚的锁定与下载 28 4.3 实验箱的设置与I/O引脚 31 第二部分 课程实验 46 实验1 Quartus Ⅱ的使用 46 实验2 运算器组成实验 47 实验3 半导体存储器原理实验 49 实验4 简单数据通路的组成与故障分析实验 51 第三部分 课程设计 53 附 录 57 第一部分 Quartus II的操作 第1章 Quartus II 简介 1.1 Quartus II软件 Quartus II软件是Altera公司的综合开发工具,它集成了Altera的FPGA/CPLD(复杂可编程逻辑器件Complex Programmable Logic Device,CPLD/现场可编程器件Field Programmable Gate Array,FPGA)开发流程中所涉及的所有工具和第三方接口。通过使用此综合开发工具,设计者可以创建、组织和管理自己的设计。 Quartus II为电路设计者提供了完整的多平台设计环境,它可以满足众多特定设计的需要。Quartus II拥有CPLD/FPGA各个开发阶段对应的开发工具,设计者通过它的集成开发环境可一次性完成整体应用的开发。 1.2 Quartus II软件的设计流程 Quartus II 软件为设计流程的每个阶段提供Quartus II 图形用户界面、EDA 工具界面以及命令行界面。用户可以在整个流程中只使用这些界面中的一个,也可以在设计流程的不同阶段使用不同界面。下图1-1所示是利用Quartus II完成应用开发的流程。 图1-1 设计流程 1. 设计输入 设计输入是CPLD/FPGA开发阶段的第一步.它完成了器件的硬件描述。Quartus II提供了以下多种设计输入的工具。 ● 文本编辑器 利用该工具完成硬件描述语言程序文件的编写、修改与保存。 ● 块与符号编辑器 该工具用于查看和编辑代表宏功能、宏功能模块、基本单元或设计文件的预定义符号。 ● MegaWizard插件管理器 Quartus II提供了许多Altera公司的宏功能模块,可以在设计文件中与门和触发器等基本单元一起使用。利用MegaWizard插件管理器可将这些功能强大的宏功能模块插入到设计中。 ● 约束编辑器 利用该工具可为设计指定初始约束条件,例如引脚分配、器件选项、逻辑选项和时序等约束条件。 ● 布局图编辑器 利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的,不可通过编辑器更改)。绝大多数的设计者往往只会使用到前3种设计输入工具,约束编辑器只在特定环境下(如需要对器件编译或编程进行必要条件约束时)才会用到,而布局图编辑器是提供接近物理器件内部布线编程的工具,很少会被设计者使用。 2. 综合 Quartus II提供了如下综合工具: ● 分析和综合器 该工具调用了Quartus II的内置综合器,它支持最新版本的Verilog和VHDL,并最终生成EDIF网表文件(.edf)或VQM文件(.vqm)。 ● 辅助工具 Quartus II在设计综合期间提供了辅助工具,用于检查设计的可靠性。 ● RTL查看器 利用该工具可查看硬件描述最终的综合结果,并给出形象的电路元器件图表。 3. 布局连线 布局连线是将设计综合后的网表文件映射到实体器件的过程。该过程包括:将设计工程的逻辑和时序要求与器件的可用资源相匹配;将每个逻辑功能分配给最好的逻辑单元位置,进行布线和时序分析;选择相应的互连路径和引脚分配。Quartus II提供了以下丰富的布局连线工具。 ● Fitter工具 如果设计者利用约束编辑器指定了编译约束条件,那么Fitter工具试图将设计约束与器件上的资源相匹配,并努力满足约束条件,然后试图优化设计中的其余逻辑。如果设计者未指定任何约束条件,那么Fitter工具将自动优化设计。 ● 约束编辑器 利用该工具可为设计指定初始约束条件,例如引脚分配、器件选项、逻辑选项和时序等约束条件。 ● 布局图编辑器 利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的,不可通过编辑器进行

文档评论(0)

wendang_12 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档