FPCA简单逻辑实验verilog.docVIP

上海电力学院 题　　目：　 FPGA应用开发实验 实验二 简单的组合逻辑电路设计 院　　系：　 专业年级：　 　 　　 学生姓名：　 　学号： 指导教师：　 　　　　　 　 2015年　3　月　27　日 一、实验目的 (1) 掌握组合逻辑电路的设计方法。 (2) 掌握同一项目下对指定文件的编译方法。 (3) 加深PLD设计的过程，并比较原理图输入法和文本输入法的优劣。 二、实验器材 Quartus II 应用开发软件 三、实验内容及步骤 1、四舍五入判别电路 设计一个四舍五入判别电路，其输入为8421BCD码，要求当输大于或等于5时，判别电路输出为1，反之为0。 参考原理图： 四舍五入判别电路 第1步：打开QuartusII。 第2步：新建一个空项目。 执行 File-New Project Wizard 命令，进入新建项目向导，填入项目的名称。指定CPLD/FPGA器件，选择芯片系列为“CycloneII”，型号为 “EP2C35F672C6N”。选择型号时，可通过指定封装方式 （ Package ）为“FBGA”、引脚数（Pin count）为“672”以及速度等