VLSI电路与系统CHAP3P3.ppt

CHAPTURE 3 PART 3 3.4 CMOS组合逻辑 数字电路可以分成组合逻辑电路和时序逻辑电路两大类。 对于组合逻辑电路，在任意给定时刻的输出值仅与该时刻的输入值有关，与输入的历史或以前的工作状态无关。编码器、译码器、比较器、全加器、选通开关和只读存储器等电路都属于组合逻辑电路。 对于时序逻辑电路，在任意给定时刻的输出值不仅与该时刻的输入值有关，而且与输入的历史或以前电路的工作状态有关。 计数器、寄存器和随机访问存储器等都是时序逻辑电路。 无论何种逻辑电路，都可以由简单的逻辑门电路组成。 3.4.1 CMOS与非门 在标准的CMOS电路中，每个输入信号同时加到一对NMOS管和PMOS管的栅极上，NMOS管与 PMOS管则以互补的方式连接。 一个两输入的CMOS与非门电路，两支NMOS管串联，两支 PMOS管则接成对偶的并联。NMOS管的衬底接地， PMOS管的衬底接电源VDD。 由于电路中各晶体管衬底电位可能不一致，我们将用VTn和VTp分别表示N管和P管对参考点(通常指地电位)的阈值电压。 与非门直流传输特性的分析 输出电压的高电平是VOH=VDD，它对应着以下三种输入的组合： VA＝0，VB=0； VA＝VDD，VB＝0； VA＝0，VB=VDD。 当两个输入电压同时增大至与非门的阈值电压VTH时，输出电平转变成低电平。 由于电路工作状态不同，当VA和VB从零同时增大时与非门“翻转”的阈值电压，不同于一个输入电压固定在 VDD，另一个输入电压增大时使与非门“翻转”的阈值电压。 (1) 设VA=VB且同时由零增大。 设VGS,2=VTH时与非门“翻转”，有： VGS,1=VTH-VDS,2 注意在与非门“翻转”点有Vin＝Vout＝VTH，所以 ： VTH=VDS,1+VDS,2 推得：VGS,1＝VDS,1，晶体管V1处于饱和状态，它的电流方程是： 由于晶体管V2与V1的βn相同但VGS,2VGS,1，因此晶体管V2工作在非饱和区，其电流方程是： 将上式代入到V2的电流方程中，可得： (2) VA=VDD,VB从零增大到VTH 与非门“翻转”，输出从高电平降至低电平，电路中各电压关系是： VGS,1＝VTH-VDS,2 VDS,1+VDS,2=Vout=VTH 在βn=βp，VTN=|VTp|＝VT，的条件下由上述各式可求得： 综合上述三种情况，两输入CMOS与非门的典型直流传输特性如图所示。图中曲线A表示Vin,B固定在高电平，Vin,A变化时的特性曲线，曲线B表示Vin,A固定在高电平，Vin,B变化时的特性曲线；曲线A,B表示Vin,A和Vin,B同时变化时的特性曲线。 按照VTH为已知条件来设计两输入与非门时，可以考虑以第1种情况，即以VA，VB同时增长至VTH时与非门“翻转”的情形来进行设计。由下式: 需要说明，N输入与非门要求N支MOS管串联工作，这使得器件的宽长比W/L减小了N倍，同时衬底效应也随之增大。在各个输入电平不同组合时逻辑阈值的差别也更为显著。因此在实际设计中，输入端一般不超过四个，多输入端应用时可通过逻辑转换来实现。 3.4.2 CMOS或非门 两输入CMOS或非门电路如图3-31所示，两支NMOS管接成并联形式，PMOS管则对偶地接成串联。它们的衬底分别接到零电位和电源电压高电平VDD。 AOI逻辑门和OAI逻辑门 AOI逻辑门(And Or Inverter) 是与或非门， OAI逻辑门(Or And Inverter)是或与非门，是一种十分有用的逻辑设计单元。 两种结构的电路都具有所用晶体管数少，电路工作速度较高的特点。 在表3-3中列出了四种逻辑门在典型工作条件下输出脉冲下降时间tf和上升时间tr。 从表中看到与非门、倒相器和或非门的脉冲下降时间分别是6、3.5和2.5ns，级联后总的脉冲下降时间将是12ns； 三个门的脉冲上升时间分别是 2.6、3.1和9.5ns，级联后的脉冲上升时间将是15.2ns。 AOI门的脉冲下降时间和上升时间分别是6ns和9.5ns，电路工作速度明显提高。 * * 由V1的电流方程可求得： 对于PMOS管V3和V4，其栅源电压与漏源电压分别是： VSG,3=VSG,4=VDD-VTH VSD,3=VSD,4=VDD-VTH （3-74） V3和V4均处于饱和工作状态，有： V3和V4两管的总电流是： 将