VLSI设计方法学3.ppt

以N沟道为例，它是在P型硅衬底上制成两个高掺杂浓度的源扩散区N+和漏扩散区N+，再分别引出源极S和漏极D。源极与衬底在内部连通，二者总保持等电位。 当漏接电源正极，源极接电源负极并使VGS=0时，沟道电流（即漏极电流）ID=0。随着VGS逐渐升高，受栅极正电压的吸引，在两个扩散区之间就感应出带负电的少数载流子，形成从漏极到源极的N型沟道，当VGS大于管子的开启电压VTN（一般约为+2V）时，N沟道管开始导通，形成漏极电流ID。 一、电阻负载反相器（E/R） Vi为低时：驱动管截止，输出为高电平：Voh=Vdd Vi=Vdd时：输出为低电平： 其中Ron为Me的导通电阻。为了使Vol足够低，要求Ron与Rl应有合适的比例。因次，E/R反相器为有比反相器。 二、增强型负载反相器（E/E） 饱和E/E反相器 Vi为低电平时： Vi为高电平时: 解之得： 令： 则： E/E非饱和负载反相器 Vi为低电平时：Voh=Vdd Vi为高电平时： 因为：VolVdd, Vol2(Vgg-Vtl)-Vdd 所以： 一般情况下，ke=kl 所以： * * 第三章 器件设计技术 第一节 引言 集成电路按其制造材料分为两大类：一类是Si（硅），另一类是GaAs（砷化镓）。目前用于ASIC设计的主体是硅材料。但是，在一些高速和超高速ASIC设计中采用了GaAs材料。用GaAs材料制成的集成电路，可以大大提高电路速度，但是由于目前GaAs工艺成品率较低等原因，所以未能大量采用。 1、在双极型工艺下 ECL/CML： Emitter Coupled Logic/Current Mode Logic 射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic 晶体管-晶体管逻辑 ：Integrated Injection Logic 集成注入逻辑 2、在MOS 工艺下 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元 CMOS: Metal Gate CMOS HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：Silicon on Sapphire （兰宝石上CMOS，提高抗辐射能力） VMOS：Vertical CMOS（垂直结构 CMOS 提高密度及避免Latch-Up效应） 3、 GaAs集成电路 GaAs这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常比掺杂硅要高出6倍。 GaAs是一种化合物材料，很容易将硅离子注入到GaAs中形成MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度决定MESFET的类型。注入深度在500~1000 时是增强型，而1000~2000 时是耗尽型。 从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一致性差，使其制造成品率远远低于硅集成电路。 第二节 MOS晶体管的工作原理 MOSFET（Metal Oxide Semi-conduction Field Effect Transistor），是构成VLSI的基本元件。 简单介绍MOS晶体管的工作原理。 一、半导体的表面场效应 1、P型半导体也称为空穴型半导体。P型半导体即空穴浓度远大于自由电子浓度的杂质半导体。掺入的杂质越多，多子（空穴）的浓度就越高，导电性能就越强。 2、表面电荷减少 3、形成耗尽层 载流子因扩散而耗尽，只留下不能移动的正负离子的区域，又称空间电荷区。 4、形成反型层 施加适当的电压,半导体表面会出现导电类型与本底相反的表面层,这种表面层称为表面反型层 二、PN结的单向导电性 自建电场和空间电荷 在电场的作用下，空穴是可以移动的，而电离杂质（离子）是固定不动的 。N 型半导体中有许多可动的负电子和固定的正离子。当P型和N型半导体接触时，在界面附近空穴从P型半导体向N型半导体扩散，电子从N型半导体向P型半导体扩散。空穴和电子相