应用於100Gb乙太网路系统之宽频传收机.PDF

行政院國家科學委員會專題研究計畫 成果報告 應用於 100Gb乙太網路系統之寬頻傳收機 研究成果報告(精簡版) 計 畫 類 別 ： 個別型 計 畫 編 號 ： NSC 98-2221-E-002-121- 執 行 期 間 ：98年08月01日至 99年07月31日 執 行 單 位 ：國立臺灣大學電子工程學研究所 計 畫 主 持 人 ： 李致毅 處 理 方 式 ： 本計畫涉及專利或其他智慧財產權，2年後可公開查詢 中 華 民 國 100 年 04月 18 日 一 前言： 近年來通訊產業急速發展，已由 Telecom 進入Datacom的時代，高速的資料 傳輸使得頻寬的需求呈現指數成長，若能有 Gb/s 以上的傳輸頻寬，將帶給使用 者更好的傳輸品質，因此研究 100-Gb/s 傳輸速率之收發機系統，作為下一代 高速通訊系統應用，是符合未來通訊市場的趨勢。當訊號通過背板金屬傳輸時， 各通道間將會產生干擾 (ISI) ，爲了要克服這些因素，訊號本身需要被先行加強 與重新建立。光與電之間的介面決定了最大資料傳送率，目前已經有很多關於低 成本、低功率、高速和高效能傳送發射機的研究被實現和發表，我們繼續進一步 地研究如何使用 CMOS 製程，設計出操作在較高頻率且低功率的電路。 二 研究目的： 100-Gb/s 乙太網路為下一代乙太網路系統所推行之標準，其應用同時包含 了伺服器運算與網路聚集等範圍。本計畫提出一可應用於100-Gb/s 乙太網路系 統之2 × 25-Gb/s 接收機，以65 奈米CMOS 製程所設計。雖然相對於系統所採用 的四通道架構，此接收機只已雙通道方式實現，但由於不同通道間的資料傳輸處 理是彼此獨立的，因此雙通道的操作方式是可完全相容於四通道的架構。此接收 機主要包含了三個有線通訊接收端的關鍵元件，分別是限幅放大器、時脈與資料 回復電路、解多工器。首先，兩個相同的 25-Gb/s限幅放大器具有高增益以及高 頻寬，使其信號能有夠大的振幅以及最小的自生時脈抖動。同時我們提出一新的 偏壓技術，減低因製程或溫度變化所造成之放大器增益頻寬變異。接著為兩個全 速架構且低功耗之時脈資料回復電路，它採用了混波器架構之線性相位偵測器， 以及自動頻率鎖定技巧。在相位偵測器中，我們藉由將時脈信號與資料轉態脈衝 信號進行混波，其輸出結果會正比於相位誤差，使之可以達到高速操作的能力。 在頻率探測迴路中，利用了不同相位的資料信號去獲取頻率偏差的資訊，而非利 用時脈信號，並免除了外部參考時脈信號。最後，此接收器電路整合了一高速之 二比五解多工器（包括了一內建之時脈產生器）。此分數比例之解多工次以一高 效能之兩步驟轉換方式實現。此雙通道接收器使用1.2伏特之供應電壓，消耗功 -12 率為510毫瓦，在位元錯誤率小於 10 的情況下，可以達到 20 峰對峰毫伏特之 輸入敏感度。 〈三〉 文獻探討： 近年來先進的 CMOS 製程提供了低功率的解決方案，甚至操作在高速之情況 下。高於 20-Gb/s的電路也在近年被實現出來，像是操作於 40-Gb/s之寬頻放大 器 [1][2] ，分別操作在20-Gb/s 與25-Gb/s之時脈與資料回復器[3][4]，解序列 器 [5]-[7] 。然而仍然存在些問題於這些電路與系統之中，像是寬頻放大器之拼 寬與增益會隨著製程變異有所變動，使得電路設計時無法讓整個系統功率最佳 化。時脈與資料回復電路也遭遇了速度與面積取捨下的瓶頸，圖一總結了 1995 年至今發表的CMOS時脈與資料回復電路，可以明顯看出電路之操作速度進展的 1 比製程之演進來的快，這是由於許多新架構與電路技巧的提出。基於相位偵測器