可编程逻辑器件PLD原理第四章-1.5.ppt

SPLD分类 根据与阵列或阵列各自可否编程及输出方式可否编程，SPLD可分： 可编程只读存储器（PROM） 可编程逻辑阵列（PLA） 可编程阵列逻辑（PAL） 通用阵列逻辑（GLA） 　 　　　 问题 比较PROM和PLA？（从容量上考虑） 比较PAL和GAL？ 通用阵列逻辑GAL 与阵列可编程，或阵列不可编程 与PAL相比，GAL的输出部分配置了输出逻辑宏单元（output Logic Macro Cell,OLMC） 对OLMC进行组态，可以得到不同的输出结构，比输出部分相对固定的PAL芯片更加灵活 GAL的OLMC，可组态为五种结构：专用组合输出、专用输入、组合I/O、寄存器时序输出和寄存器I/O，为逻辑设计提供了方便 GAL器件的OLMCOutput Logic Macro Cell 每个OLMC组成： --一个或门 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 GAL输出单元（OLMC） GAL器件内设置有82位控制字 控制字内容的不同将使OLMC中的4个MUX处于不同的工作情况，从而使OLMC有5种不同的输出结构 控制字的内容是在编程时由编程器根据用户定义的引脚、以及实现的函数自动写如的 OLMC的输出结构 输出逻辑宏单元的5种输出结构隶属于3种模式：简单模式、复合模式和寄存器模式 每一种工作模式下，分别有1种或两种结构 一旦选定了某种模式，所有的OLMC都必须工作在同一个模式下 OLMC—简单模式 工作在简单模式下的GAL器件，其各OLMC可以被定义成两种结构：专用输入结构和专用输出结构 （1）专用输入结构 OLMC—简单模式 （2）专用输出结构 OLMC—复合模式 这种模式下，只有一种结构：组合输入/输出（I/O）结构。 OLMC—寄存器模式 该模式下包括：寄存器输出和组合输入/输出两种结构 如选用此模式，任何一个OLMC都可以独立配置成这两种结构中的一种 （1）寄存器输出结构 OLMC—寄存器模式组合I/O结构 OLMC—寄存器模式组合I/O结构 这种结构与复合模式I/O结构相似，但两者存在差异 首先是使用场合不同：寄存器模式组合I/O本宏单元为组合方式，但其他宏单元中起码有一个是带寄存器的输出结构，因此适合于实现在一个带寄存器的器件中的组合逻辑输出 而复合模式I/O适用于所有输出均为组合逻辑函数 其次是引脚使用不同，寄存器组合I/O的CLK和OE引脚公用，不可它用，而复合模式I/O中的CLK引脚可用做输入 GAL应用举例 例：利用开发软件、编程器和一片GAL器件，实现一组合逻辑电路，该电路包括6个基本逻辑门，它们是：与门、或门、与非门、或非门、异或门或同或门，逻辑方程是 GAL应用举例 （1）芯片选择 实现这些逻辑方程共需要12输入端和6个输出端，因此选用GAL16V8芯片即可满足要求 可将GAL16V8的6个OLMC组态为专用组合输出结构 考虑到待实现的电路为12输入的组合函数，故除了用专门的输入端2、3、4、5、6、7、8和9作为变量输入外，又将CLK（引脚1）和OE（引脚11）作为两个变量输入端，同时还将剩余的两个OLMC（引脚12、19）组态为专用输入结构，正好满足了待设计电路的输入端数的要求，具体引脚分配图如： GAL应用举例 （2）建立设计输入文件 在设计的总体构思和器件选择完成后，设计人员必须进行的工作是建立设计输入文件 该文件将描述所设计的电路的逻辑功能 本文采用文本输入法，并用VHDL语言来描述待设计电路，源程序如P145 GAL应用举例 引脚定义 设计人员必须根据所采用的设计开发软件的有关规定，按一定的方法输入本设计的引脚分别情况 （4）生成目标文件 设计开发软件把VHDL源文件和引脚定义要求转化为本例的目标文件—JEDEC文件，其中有关函数F1部分的内容如下表示 GAL应用举例 下载（编程） 根据JEDEC文件，把GAL16V8器件插入有关编程器烧制，编程后的GAL16V8实现预定电路，该电路的阵列图如图4-26（P147）所示 把已经编程的GAL从编程器拔出，插入相应印制板，就可正常允许 GAL应用举例 例：试用GAL16V8实现一个十进制可逆计数器，它应具有同步清零和同步预置功能，图4-27为该计数器的功能图 GAL应用举例 GAL应用举例 这是一个时序电路，硬件描述语言中提供了描述时序电路状态图的能力，在本例设计中，采用了状态转换、状态分支来描述计数器，程序如P148 采用SPLD设计数字系统 SPLD各类器件不仅可实现各种逻辑功能电路，也可以实现数字系统。 但是，SPLD的单片逻辑容量仍然较小，往往要用若干片SPLD器件来实现 因此，产生逻辑划分和芯片互连的问题 采用SPL