基本逻辑器件.ppt

9.1 晶体管的开关作用 9.1.1三极管的三种工作状态 3．噪声容限电压 半加和： 所以： 逻辑图 半加器 半加器 ? 1 an bn Cn-1 sn cn Scn-1 逻辑符号 多位数加法器 4位串行进位加法器 （2）输入高电平电流IIH——是指当门电路的输入端接高电平时，流入输入端的电流(很小)。 5. 扇出系数 与门电路输出驱动同类门的个数 +5V R4 R2 R5 T3 T4 T1 前级 T1 T1 IiH1 IiH3 IiH2 IOH 前级输出为 高电平时 ? ? ? ? ? +5V R2 R1 3k T2 R3 T1 T5 b1 c1 前级 IOL IiL1 IiL2 IiL3 前级输出为 低电平时 ? ? ? ? 输出低电平时，流入前级的电流（灌电流）： 输出高电平时，前级流出的电流（拉电流）： 一般与非门的扇出系数为10。 由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。 6. 平均传输延迟时间 t ui o t uo o 50% 50% tpd1 tpd2 平均传输延迟时间 越小越好 1. 悬空的输入端相当于接高电平。 2. 为了防止干扰，可将悬空的输入端接高电平。 说明 1 NMOS门电路 0 UDS ID 负载线 ui=“1” ui=“0” uo=“0” uo=“1” ui uo UCC R D S 2 MOS门电路 1.NMOS反相器 A T2 +UDD Y T1 （1）当输入A为高电平时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出为低电平。 2. NMOS非门 T1为驱动管，T2为负载管,gm1＞＞gm2 （2）当输入A为低电平0V时，T1截止，T2导通 ，即输出为高电平。 3. NMOS与非门 A T3 +UDD Y T1 T2 B T1 ,T2为驱动管，T3为负载管,gm1, gm2 ＞＞gm3 （1）当输入A,B为高电平时，T1 ,T2导通，输出为低电平。 （2）当输入A或B为低电平时,输出为高电平。 2 CMOS门电路 NMOS管 PMOS管 CMOS电路 1. CMOS非门 +UCC S T2 D T1 A F G G S D T1为驱动管，T2为负载管,gm1＞＞gm2 ui=0 截止 ugs2=?UCC 导通 u０=“１” 工作原理： +UCC S T2 D T1 A F G G S D ui=１ 导通 截止 u０=“０” 工作原理： +UCC S T2 D T1 A F G G S D 2. CMOS与非门 A T3 +UDD Y T1 T2 B T4 T1 ,T2为驱动管，T3, T4为负载管,gm1 , gm2 ＞＞gm3,gm4 （1）当输入A,B为高电平时，T1 ,T2导通， T3 ,T4截止,输出为低电平。 （2）当输入A或B为低电平时, 驱动管截止，负载管导通,输出为高电平。 3. CMOS或非门 A T3 +UDD Y T1 T2 B T4 T1 ,T2为驱动管，T3, T4为负载管,gm1 , gm2 ＞＞gm3,gm4 （1）当输入有高电平时，输出为低电平。 （2）当输入A和B为低电平时,输出为高电平。 4. CMOS传输门(模拟开关) uO uI C T1 T2 VDD （1）当C接高电平VDD， 接低电平0V时，若uI在0V--VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即uO=uI。 （2）当C接低电平0V， 接高电平VDD，uI在0V--VDD的范围变化时，T1和T2都截止，输出呈高阻状态，相当于开关断开。 C TG uI uO 输入源极 输出漏极 3 CMOS电路的优点 1. 静态功耗小。 2. 允许电源电压范围宽（3?18V）。 3. 扇出系数大，抗噪容限大。 1.由给定的逻辑图写出逻辑关系表达式。 分析步骤： 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并得出结论。 电路 结构 输入输出之间的逻辑关系 9.4 组合逻辑电路的分析和综合 1 组合逻辑电路的分析 例：分析下图的逻辑功能 A B F 真值表 相同为“0” 不同为“1” 异或门 =1 例：分析下图的逻辑功能 A B F 真值表 相同为“1” 不同为“0” 同或门 =1 任务要求 最简单的逻辑电路