实验十一 组合逻辑电路.ppt

* * 实验十一 组合逻辑电路 一、实验目的 1. 掌握组合逻辑电路的功能测试。 2. 验证半加器和全加器的逻辑功能。 3. 学会二进制数的运算规律。 二、实验设备及及器件 现代电子技术实验台 1套 器件： 74LS00 二输入端四与非门 3片 74LS86 二输入端四异或门 1片 三、实验原理 实现两个一位二进制数加法运算的电路称为半加器。若将A、B分别作为一位二进制数，S表示A、B相加的“和”，C是相加产生的“进位”，半加器的真值表如下： 半加器真值表 半加器逻辑图及其逻辑符号 & 1.半加器 2.全加器 对两个一位二进制数及来自 低位的“进位”进行相加，产生本 位“和”及向高位“进位”的逻辑电 路称为全加器，真值表如下。 其中Ai、Bi分别是被加数、加数， Ci–1是低位进位，Si为本位全加 和，Ci为本位向高位的进位。 全加器真值表 由真值表直接写出逻辑表达式，化简得： 用2片74LS00组成图3.11.1 所示逻辑电路。为便于接线和 检查,在图中要注明芯片编号 及各引脚对应的编号。 (2) 图中 A、B、C接电平开关，Y1，Y2接发光管电平显示。 (3) 按表3.1要求，改变A、B、C的状态填表并写出 Y1，Y2 逻辑表达式。 三、实验内容及步骤 1. 组合逻辑电路功能测试 1 2 3 4 5 6 9 10 8 13 12 11 & 1 2 3 6 4 5 (4)将运算结果与实验比较。 G1 G2 G4 G3 G5 G6 表 3.11.1 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 0 0 0 Y2 Y1 C B A 输出 输入 2. 测试用异或门和与非门组成的半加器的逻辑功能 由半加器的逻辑表达式可知，半加器 Y是 A、B的异或，而进位 Z是 A、B相与，故半加器可用一个异或门和二个与非门组成如图3.11.2。 1 2 3 1 2 3 4 5 6 Y Z B A =1 ＆ ＆ 图3.11.2 表3.11.2 (2) 按表3.11.2要求改变A、B状态，结果填入表中。 (1) 在实验台上用异或门74LS86和与非门74LS00接成以上电路。 A、B接电平开关S，Y、Z接电平显示。 Z Y 输出 1 1 0 0 B 1 0 1 0 A 输入 3. 测试全加器的逻辑功能。 (1) 写出图3.11.3电路的逻辑表达式。 ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ ＆ Ci-1 Ai Bi X2 X3 Y Si Ci X1 图3.11.3 1 2 3 (2) 根据逻辑表达式填表3.11.3。 表3.11.3 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 Ci Si X3 X2 X1 Z Y Ci-1 Bi Ai (3) 根据真值表画出逻辑函数Si、 Ci的卡诺图。 (4) 按原理图选择与非门并接线进行测试，将测试结果记入表3.11.4，并与上表进行比较 看逻辑功能是否一致。 表3.11.4 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 Si Ci Ci-1 Bi Ai 4. 测试用异或和与非门组成的全加器的逻辑功能 全加器可以用两个半加器和两个与门一个或门 组成，在实验中，常用异或门和与非门实现。 (1)画出用异或门和与非门实现全加器的逻辑电路图，写出逻缉表达式。 (2)用异或门74LS86和与非门74LS00按自己画出的图接线，测试逻辑功能。 · (3)当输入端Ai、Bi及 Ci-1为下列情况时，测试逻辑功能， 填入表3.11.5。 表 3.11.5 Ci Si 输出端 1 0 1 0 1 0 1 0 Ci-1 1 1 0 0 1 1 0 0 Bi 1 1 1 1 0 0 0 0 Ai 输 入 端 =1 & & Bi Ai =1 Ci-1 & 2.总结组合逻辑电路的分析方法。 五、实验报告要求 l. 整理实验数据、图表并对实验结果进行分析讨论。 六、注意事项 1.实验过程中不准带电接线和改线。 2.注意电源的极性不要接错。 3.检查无误后方可接通电源进行实验。