微型计算机原理第9章 可编程接口芯片.ppt

第9章 可编程接口芯片及应用 9.1 可编程接口芯片概述 9.2 可编程并行接口芯片8255A 9.1 可编程接口芯片概述 CPU要与外设交换信息，必须通过接口电路，在接口电 路中一般具有如下电路单元： ⑴ 输入／输出数据缓冲器和锁存器，以实现数据的I/O。 ⑵ 控制命令和状态寄存器，用以存放对外设的控制命令，以及外设的状态信息。 ⑶ 地址译码器，用来选择接口电路中的不同端口（寄存器）。 ⑷ 读写控制逻辑。 ⑸ 中断控制逻辑。 9.2 可编程并行接口芯片8255A 9.2.1 8255A内部结构及引脚功能 ⑶ A组控制和B组控制 2. 8255与CPU连接 D0-D7、A0、A1、/CS、/RD、/WR 3. 8255的端口地址 A1A0=00------- A口（可读/写） 01------- B口（可读/写） 10------- C口（可读/写） 11------- 控制口（可写） 9.2.2 8255A控制字 1.`方式选择控制字 2. 端口C置位/复位控制字 9.2.3 8255A工作方式 1. 方式0——基本输入输出 在方式0下，每一个端口都作为基本的输入或输出口，端口C口的高4位和低4位以及端口A口、端口B都可独立地设置为输入口或输出口。 CPU可以随时对它们进行读或写。 2. 方式1——选通输入输出 方式1下三个端口分为A、B两组，端口A、端口B仍作为输入或输出口，端口C分成两部分，一部分作为端口A和端口B的联络信号，另一部分仍可作为基本的输入输出口。 （1）方式1输入 信号说明： /STB(Strobe)：选通输入，低电平有效。该信号有效时，输入数据被送入锁存端口A或端口B的输入锁存器/缓冲器中。 IBF(Input Buffer Full)：输入缓冲器满。当外设把数据写入端口，IBF变为1。 INTR：中断请求信号，高电平有效。当IBF变为1且INTE=1时，INTR变为高电平。当CPU取数据，/RD的下降沿使INTR复位，上升沿又使IBF复位 。 INTE：中断允许信号。端口A用PC4的置位/复位控制，端口B用PC2的置位/复位控制。 （2）方式1输出 信号说明： /OBF（Out Buffer Full）：输出缓冲器满。当CPU将数据写入到数据端口，/OBF变0，通知外设可读取。 /ACK(Acknowledge)：外设的响应信号。由外设发给8255A，有效时，表示外设已取走8255A的端口数据。 8255A收到/ACK后/OBF变为1，且“可能”产生中断。 INTR：中断请求信号，高电平有效。当收到/ACK，中断允许INTE=1时，INTR变为高电平。INTR信号可作为CPU的查询信号，或作为向CPU发出中断请求的信号。/WR的下降沿使INTR复位。 INTE：中断允许信号。端口A用PC6的置位/复位控制，端口B用PC2的置位/复位控制。 3.方式2——双向选通输入输出 8255A的方式2可使8255A与外设进行双向通信，既能发送数据，又能接收数据。可采用查询方式和中断方式进行传输。 方式2只适用于端口A ，端口C的PC7～PC3配合端口A的传输。 9.2.4 8255A应用 【例题】扫描键盘按键，并保存相应键值，硬件图如图所示。设8255A的端口地址为300H～303H，接收100个按键后结束。 分析：检测键盘输入过程如下：PC4～PC7送全“0”，再读取PC0～PC3，若全为“1”，则表示无键闭合。若有键闭合，则进行键扫描。键扫描方法如下：使PC4为0，PC5～PC7为高电平，读取PC0～PC3，如果是全“1”，表示该列无键闭合；否则闭合键在该列上，再进一步判断读取的数据中哪一位为“0”，从而确定闭合键。若该列无键闭合，则依次使PC5，PC6，PC7进行上述操作。 DATA SEGMENT BUFFER DB 100 DUP(?) DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA START: MOV AX,DATA MOV DS,AX LEA SI,BUFFER MOV CL,100 ；初始化按键次数 MOV AL,81H ；8255A控制字 MOV DX,303H OUT DX,AL ；8255