数字电子技术基础-第三章--组合逻辑电路.ppt

第三章 组合逻辑电路 作业 3-1 3-2 3-4 3-9 3-15 3-18 3-22 3-23 3-24 3-27 3-34 内容 第一节 组合逻辑电路的分析 第二节 用小规模集成电路(SSI)实现组合逻辑电路的设计 第三节 组合逻辑电路中的竞争冒险 第四节 常用中规模集成组合逻辑模块之一 编码器 第五节 常用中规模集成组合逻辑模块之二 译码器 第六节 常用中规模集成组合逻辑模块之三 数据选择器 第七节 常用中规模集成组合逻辑模块之四 算术运算电路 第八节 常用中规模集成组合逻辑模块之五 数值比较器 第一节 组合逻辑电路的分析 一、组合逻辑电路的特点及逻辑功能描述 二、组合逻辑电路的分析方法 例3 -1 组合逻辑电路如图所示，分析该电路的逻辑功能。 第二节 用小规模集成电路(SSI)实现组合逻辑电路的设计 一、组合逻辑电路设计的一般方法 (一) 进行逻辑抽象 (二) 写出逻辑函数表达式 (三) 选定器件的类型 (四) 将逻辑函数表达式化简或者变换成适当的形式 (五) 画逻辑电路图 二、用小规模集成电路实现完全描述的组合逻辑电路设计 例3-2 设计一个三人表决电路，结果按“少数服从多数”的原则决定,但是其中一个人有最终的否决权，即只要这个人不同意，这件事就不能通过，但是这个人如果同意了这件事，这件事也不一定能通过，还要看另外两个人的意见，结果按“少数服从多数”的原则决定。 （1）约定：三个人的意见分别用字母A、B、C表示，表决结果用字母L表示。设同意用逻辑“1” 表示；不同意用逻辑“0” 表示。 表决结果通过用逻辑“1” 表示；没通过用逻辑“0” 表示。同时约定A是那个有最终的否决权的人。 （2）根据设计要求建立该逻辑函数的真值表。列出真值表如表所示。 三、用小规模集成电路实现不完全描述的组合逻辑电路设计 例3-4 设计一个将余3码变换成8421BCD码的组合逻辑电路。 （1）约定：用A3 A2 A1 A0表示输入的余3码，用L3 L2 L1 L0表示输出的8421BCD码。 （2）根据题目要求，列出真值表如表3-5所示。余3码中，0000，0001，0010，1101，1110，1111没有使用，所以在真值表中作为无关项处理。 第三节 组合逻辑电路中的竞争冒险 前面在分析和设计组合逻辑电路时，考虑的是输入信号、输出信号已经处于稳定的逻辑电平的情况，没有考虑输入变化瞬间的情况。为了保证系统工作的可靠性，有必要再讨论当输入信号逻辑电平发生变化的瞬间电路的工作情况。 由于门电路存在延迟时间，在输入变化的瞬间，在电路的输出端口可能会出现与我们的预期不一样的尖峰脉冲，我们称这种情况为电路出现了冒险。 冒险分静态冒险和动态冒险。静态冒险出现在二级电路中。静态冒险又分为静态1冒险和静态0冒险。静态1冒险出现在二级与或电路中，静态0冒险出现在二级或与电路中。动态冒险只出现在多级电路中。 一、静态冒险的定义 静态1冒险: 在组合逻辑电路中，如果输入变化前、后稳态输出为1，而转换瞬间出现0的毛刺，称为静态1冒险 静态0冒险: 在组合逻辑电路中，如果输入变化前、后稳态输出为0，而转换瞬间出现1的毛刺，称为静态0冒险 二、静态冒险现象及其产生的原因 我们把门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变0，另一个从0变1），而变化的时间有差异的现象称作竞争。 逻辑表达式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态到另一种稳态的过渡过程中 三、判断静态冒险现象的方法 一、检查一个组合逻辑电路中是否存在静态冒险，最直接的方法就是逐级列出真值表，并找出哪些门的输入信号会发生竞争，一个从0变为1，而另一个同时从1变为0，然后判断是否会在整个电路的输出端产生干扰脉冲。如果可能产生则有静态冒险，否则就没有。但这种方法由于其工作量庞大，因而并不实用。 二、在组合逻辑电路中，当某瞬间，只有单个输入变量改变状态的简单情况时，分析有无静态冒险的简便方法为写出函数的与或表达式，画出卡诺图，检查有无几何相邻的乘积项（两个不同的乘积项如果包含了几何相邻的最小项，则这两个乘积项称为是几何相邻的），有则有竞争冒险，反之则无。 三、采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为，则存在静态0冒险；如果表达式能转换为，则存在静态1冒险。 三、静态冒险现象的消除方法 （一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲 四、动态冒险的定义 动态1冒险 动态0冒险 第四节 常用中规模集成组合逻辑模块之一 编码器