数字系统分析第二部分.ppt

第二部分 可编程逻辑器件PLD 时序逻辑型PLA的电路结构 产生16种算术、逻辑运算的编程情况 ＦＰＧＡ的逻辑块中，一般还包含触发器 4、Altera 公司生产的PLD器件 Altera公司Cyclone?III FPGA系列 低成本Cyclone?III 是Altera?Cyclone系列的第三代产品。 Cyclone III?系列同时实现了低功耗、低成本和高性能。 采用台湾半导体生产公司(TSMC)的65-nm低功耗(LP)工艺技术。 Cyclone III 系列包括8个型号，容量在5K至120K逻辑单元(LE)之间，最多534个用户I/O引脚。 Cyclone III 器件具有4-Mbit嵌入式存储器、288个嵌入式18x18乘法器、专用外部存储器接口电路、锁相环(PLL)以及高速差分I/O等。 Cyclone III 系列为成本敏感的各种大批量应用提供多种器件和封装选择。Cyclone III 器件结温在-40°C至125°C之间，有三种温度等级，支持各种工作环境。 5、PLD器件的发展趋势 向大规模、高集成度方向进一步发展 向低电压、低功耗的方向发展 向高速可预测延时的方向发展 向功能丰富型发展 向模数混合可编程方向发展 举例：用CPLD和FPGA实现同一个电路。 假设组合逻辑的输出(AND3的输出)为f，则f=(A+B)CD’=ACD’ + BCD’ ?????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????? a.CPLD将以下面的方式来实现： 来自全局时钟专用通道 b.FPGA将以下面的方式来实现： LUT A B C D f 来自时钟专用通道 由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA 中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常 工作。 说明： 可编程逻辑块CLB (2)、IOB 由触发器、输入缓冲器和输出缓冲器组成。 每个IOB控制一个引脚，它们可以被配置为输入、输出或双向I/O功能。 ( 3)、PIR PIR由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现FPGA内部的CLB和CLB和IOB之间的连线。 连线通路的数量与器件内部阵列的规模有关，阵列规模越大， 连线数量越多。 连线一般有三种互连结构：单长线、双长线、长线。 单长线（Single-length Lines）：是贯穿于CLB之间的垂直和水平金属线段，其长度分别等于相邻CLB的行距和列距。CLB的输入和输出端与相邻的单长线相连，通过可编程开关矩阵（PSM）相互连接。 双长线（Double-Length Lines）：是夹在CLB之间的垂直和水平金属线段。双长线的长度是单长线的两倍，要经过两个CLB之后，才能与PSM相连。 长线（Long Lines）：是垂直或水平地贯穿与整个芯片的金属线，它不经过PSM，信号延时时间小，适用于传输距离长、偏移要求小的控制信号或时钟信号。 单长线和长线主要用于CLB之间的连接。在这种结构中，任意两点间的连接都要通过开关矩阵。它提供了相邻CLB之间的快速互连和复杂互连的灵活性，但传输信号每通过一个可编程开关矩阵，就增加一次时延。因此，FPGA的内部时延与器件结构和逻辑布线等有关，它的信号传输时延不可确定。 可编程连线 (a) 单长线； (b) 双长线； (c) 开关矩阵； (d) 长线 3、CPLD与FPGA的异同 (1)、CPLD与FPGA的相同点 输入/输出单元 逻辑块阵列，是PLD器件的逻辑 组成的核心 用于连接逻辑块的互连资源 (2)、CPLD与FPGA的差别 CPLD是阵列式结构，基于乘积项技术， FPGA是单元式结构，基于查找表技术； CPLD拥有上电即可工作的特性， FPGA需要一个加载过程； CPLD的内连续性的布线结构使其时序延迟具有均匀性和可预测性， FPGA具有的分段式布线结构使其时序延迟具有不可预测性； CPLD器件的关键技术是E2PROM和快闪存储器工艺 ， FPGA通常采用CMOS SRAM工艺； CPLD 比较适合于实现各种组合逻辑， FPGA比较