数电第四、五章组合逻辑电路.ppt

组合逻辑电路 什么是组合逻辑电路? 组合逻辑电路的分析 组合逻辑电路的设计 例4.1.1 例4.1.1真值表 例4.1.2 例4.2.1a 例4.2.1b 例4.2.2 代码转换电路 什么是格雷码？ 例4.2.2 卡诺图1 例4.2.2 卡诺图2 例4.2.2 卡诺图3 例4.2.2 完整过程 自然二进制码和格雷码的相互转换 组合逻辑电路中的竞争与冒险 编码器(Encoder) 4-2线编码器（4－Input Encoder） 带约束条件的4-2线编码器 优先编码器(Priority Encoder 若考虑输入信号低有效 键盘输入8421BCD码编码器(电路图) 键盘输入8421BCD码编码器(功能表) 键盘输入8421BCD码编码器(分析) CD4532(功能表) CD4532工作特点、逻辑符号、引脚图 CD4532应用举例 译码器/数据分配器 2线－4线译码器（2－4 Decoder） 推广及应用 二进制译码器 74×139应用举例 半加器的139实现 74HC138功能表 74HC138逻辑图、逻辑符号、引脚图 74HC138应用举例（产生函数1） 74HC138应用举例（扩展） 74HC138应用举例（数据分配器） 二－十进制译码器 74HC42功能表、逻辑符号、引脚图 七段显示译码1 七段显示译码8 **74×139应用举例 数据选择器（MUX） 课堂讨论 数据选择器的定义与功能 数据选择器的基本原理 4通道数据选择器逻辑图 集成数据选择器及其应用1 集成数据选择器及其应用2 集成数据选择器的应用3 集成数据选择器及其应用4 输出端(位数)的扩展 集成数据选择器及其应用5 74LS151功能表 数值比较器 一位数值比较器 数值比较器位数的扩展1 数值比较器位数的扩展2 74HC85 74HC85功能表 数值比较器位数扩展（串联方式） 数值比较器位数扩展（并联方式） 算术运算电路 半加器和全加器 半加器 全加器 全加器的逻辑图 用唯一地址译码器74138实现 利用数据选择器实现 利用半加器实现 超前进位的思想 用加补码完成减法运算A＜B PLD的基本结构 PLD主体 PLD的逻辑符号表示方法1 PLD的逻辑符号表示方法2 PLD的逻辑符号表示方法3 叠栅注入MOS(SIMOS)管1 叠栅注入MOS(SIMOS)管2 叠栅注入MOS(SIMOS)管3 浮栅隧道氧化层MOS(Flotox MOS)管 Flash Memory PLD分类 PLD中的三种与、或阵列 组合逻辑电路的PLD实现1 组合逻辑电路的PLD实现2 代码转换器（ BCD变余三代码） 输出变量的卡诺图和表达式 BCD变余三代码（函数表达式） BCD变余三代码转换器（逻辑图） 作业 若考虑输入信号低有效 4-2线编码器 74148应用举例 74147功能表 图中看出，谐波次数越高，幅值分量越小，对原波形的贡献越小，所以在一定条件下可忽略高次谐波。 为什么反码加原码加1等于？ 同学们觉得哪一步最困难?#4.下面结合例题来提高我们对组合逻辑电路的分析能力 PF级电容 Race condition/race hazard: The term originates with the idea of two signals racing each other to influence the output first /wiki/Karnaugh_map#Race_hazards 在黑板上写变量的最小项表达式 什么叫输入信号高有效：输入高电平的时候才算有信号输入 五版P138图4.4.2有问题 正常工作必须有约束条件：同一时刻必须有且只能有一个输入有效，显然在实际应用的时候，这个约束条件太强了。比如说我们的火车进站问题：…这就 74147、74148 CMOS 8-Bit Priority Encoder 两分的方法排列 74148 TTL8-3线编码器 ，输入、输出信号均为低有效 双列直插式封装、贴片式封装 标志位GS仅在EI无效或无信号输入的情况下为“1” 全译码器即二进制译码器 输入某组二进制代码时，只有唯一的和该组代码对应的一个输出端输出有效电平 什么叫输入信号高有效：输入高电平的时候才算有信号输入 五版P138图4.4.2有问题 正常工作必须有约束条件：同一时刻必须有且只能有一个输入有效，显然在实际应用的时候，这个约束条件太强了。比如说我们的火车进站问题：…这就 The integrated Circuit 74139 is a Dual Expandable 2/4 Decoder in a 16-Pin Package (DIL / SMD)Other possible Part numbers / Replacement 74F1