第 七 章 中规模通用集成电路及其应用 教案.docVIP

第七章 中规模通用集成电路及其应用 7.1概述 1. 集成电路分类 2. MSI、LSI与SSI相比，具有以下优点 （1）体积缩小 （2）功耗低、速度快 （3）可靠性高 （4）抗干扰能力强 （5）易于设计、调试和维护 3. 设计MSI应考虑的问题 （1）通用性（可以实现多种功能） （2）能自扩展 （3）具有兼容性 （4）封装电路的功耗小 （5）向输入信号索取电流要小 （6）充分利用封装的引线 7.2 常用中规模组合逻辑电路 　 使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。 7.2.1 加法器 全加：每位二进制相加时，除了本位相加外，还要考虑相 邻低位的进位值，这种运算称之为“全加”。 多位二进制的加法器可以用1位二进制的全加器实现 加法器的分类： 1. 串行进位（并行）加法器 由全加器级联构成，高位的进位输入依赖于低位的进位输出。进位信号逐级传递。 缺点：运算速度较慢，而且位数越多，速度就越低。 如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。 　　2．超前进位二进制并行加法器：根据输入信号同时形成 各位向高位的进位，然后同时产生各位的和。通常又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。 　　典型芯片有四位二进制并行加法器74283。 四位二进制并行加法器的构成思想如下： 　 由全加器的结构可知， 第i位全加器的进位输出函数表达式为 令（进位传递函数） 　　 （进位产生函数） 则有 　　当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为： 　　由于C1～C4是Pi、Gi和C0的函数，即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。 图中，A4、A3、A2、A1 ------- 二进制被加数； 　　　B4、B3、 B2、B1 ------- 二进制加数； 　　　F4、 F3、 F2、 F1 ------相加产生的和数； 　　　C0 --------------------来自低位的进位输入； 　　　FC4 -------------------向高位的进位输出。 四、应用举例 　　二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。 例7.1 用四位二进制并行加法器设计一个将8421BCD码转换成余3码的代码转换器。 解：根据余3码的定义，余3码是由8421BCD码加3形成的。 例7.2 用4位二进制并行加法器设计一个4位二进制并行加法/减法器。 　　解　分析：根据问题要求，设减法采用补码运算，并令 　　A = ----- 为被加数(或被减数)； 　　B = ----- 为加数(或减数)； 　　S = ----- 为和数(或差数)； 　　M----------为功能选择变量.当M=0时，执行A+B； 　　　　　　　　当M=1时，执行A-B。 　 由运算法则可归纳出电路功能为： 当M=0时，执行 ++ 0　(A+B) 当M=1时，执行 ++ 1　(A-B) 可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。 　　具体实现： 　　将4位二进制数直接加到并行加法器的输入端，4位二进制数分别和M异或后加到并行加法器的输入端。并将M同时加到并行加法器的 C0端。 　　M=0: Ai=ai ,Bi=bi , C0=0 　　　　　实现++ 0 (即A+B)； 　　M=1: Ai=ai,Bi=, C0=1， 　　　　　实现++ 1（即A-B）。 实现给定功能的逻辑电路图如下： 7.2.2 译码器和编码器 　　译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。 一、译码器 功能：对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。 1、码制变换译码器 功能：将一种码制变换成另一种码制。 例如：将4位二进制码变换为Gray码。 1、二进制译码器 能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。 （1）2-4译码器设计原理 （2）3-8译码器设计 方案1：用与非门实现 方案2：用2-4译码器扩展 （3）典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3