第02章 工艺.pptVIP

EE141 EE141 数字集成电路-电路、系统与设计 CMOS 工艺 双阱 CMOS 工艺 设计反相器电路 反相器电路版图 制造工艺 光刻工艺 形成 SiO2图形 简化的双阱CMOS 工艺 CMOS 工艺流程 CMOS工艺流程 CMOS工艺流程 CMOS工艺流程 先进的金属化工艺 先进的金属化工艺 设计规则 3D 图形 设计规则 设计者和工艺工程师之间的桥梁 制造各种掩膜板的指南 单位尺寸: 最小线宽 可伸缩设计规则: lambda 参数 绝对尺寸 (micron rules微米规则) CMOS 工艺图层 0.25 mm CMOS 工艺图层表示方法 同一层内设计规则 晶体管的版图设计规则 通孔 和接触孔 阱接触及选择层的设计规则 CMOS 反相器版图 版图编辑器 设计规则检查 棒图 封装 封装要求 电气要求: 低寄生电容电阻电感等 机械要求: 可靠牢固 热要求: 散热性好 经济要求: 便宜 压焊技术 载带自动压焊Tape-Automated Bonding (TAB) 倒装焊 印刷版安装方法 常用的封装类型 各种芯片封装的寄生参数 多芯片模块 图2.12 (a) 聚合物载带及印制的连线样式 (b) 用焊球固定芯片. 衬底 芯片 焊球 薄膜 + 连线样式 扣齿孔 聚合物薄膜 接线座 测试 压焊快 焊球 衬底 芯片 互联层 图2.13 (a) 穿孔安装 (b) 表贴安装 图2.14 图2.15 EE141 ?数字集成电路设计2nd 制造工艺 制造工艺 图2.1 双阱浅节隔离 CMOS 工艺 图2.2 附录-彩图6 详细的制造工艺流程可以参考如下网站 /semiconductors/semiconductors.html 氧化oxidation 光照掩膜 Optical mask 工艺步骤 process step 涂光刻胶 photoresist coating 去除光刻胶（沙洗）photoresist removal (ashing) 旋转，清洗，干燥 spin, rinse, dry 酸刻蚀 acid etch 光刻胶显影 photoresist development 光刻胶曝光 stepper exposure 图2.4光刻过程典型步骤 Si-衬底 (a) 硅基础材料 (b) 氧化及淀积负光刻胶 (c) 光刻机曝光 光刻胶 SiO 2 紫外线 图形的光照掩膜 曝光的光刻胶 SiO 2 SiO 2 SiO 2 (d) 显影和刻蚀光刻胶后化学或等离子刻蚀SiO 2 (e) 刻蚀后 (f) 去除光刻胶后的最终结果 变硬的光刻胶 化学或等离子刻蚀 Si-衬底 Si-衬底 Si-衬底 Si-衬底 Si-衬底 变硬的光刻胶 图2.5 定义有源区刻蚀及在 绝缘沟槽中填充氧化物 阱区离子注入 淀积及形成 多晶硅层图形 源区和漏区及衬底 接触的离子注入 形成接触和通孔窗口 淀积及形成金属层图形 图2.6 p + p-外延 (a) 基础材料: p+ 衬底 以及 p-外延层 p + (c) 采用有源区掩膜互补 区进行等离子刻蚀 绝缘沟槽后 p + p-外延 SiO 2 3 Si N 4 (b) 淀积栅氧和氮化硅 牺牲层后 作为缓冲层 图2.7 SiO 2 (d) 沟槽填充氧化物, CMP 平整化及移去氮化硅 牺牲层后 (e) n-阱和 V Tp 调整离子注入 n (f) p-阱 和 V Tn 调整离子注入 p 图2.7 (g) 多晶硅淀积和 刻蚀后 poly(silicon) (h) n + 源漏 p + 源漏注入后. p + n + 这些步骤也掺杂多晶硅 (i) SiO2绝缘层淀积及接触孔刻蚀后 SiO 2 图2.7 (j) 第一层铝淀积及接触孔刻蚀后 Al (k) SiO2绝缘层淀积、通孔刻蚀及 第二层铝淀积和图形形成后 Al SiO 2 图2.7 多晶硅 铝 Layer 多晶硅 金属1 金属2 多晶硅接触孔 扩删除接触孔 通孔 阱 (p,n) 有源区 (n+,p+) Color Representation Yellow Green Red Blue Magenta Black Black Black 选择 (p+,n+) Green 彩图1 Metal2 4 3 彩图2 彩图3 poly_not_fet to all_diff minimum spacing = 0.14 um. 1 3 In Out V DD GND 反相器的棒图 无物理量纲的版图 只是表示连接结构 最终版图要软件生成 接线座 Substrate Die Pad 导线压焊 图2.11 EE141 ?数字集成电路设计2nd 制造工艺