第三章___组合逻辑电路.ppt

第三章 组合数字电路 组合逻辑电路的定义 组合逻辑电路 §3—2 组合数字电路的分析 【例1】 【例2】 逻辑功能 【例3】 §3—3 组合数字电路的设计 【例1】 5. 画出逻辑图： 【例2】 【例3】 §3—4 常用组合集成逻辑电路 2、全加器 全加器 门电路组成的全加器 集成全加器芯片74??183 3、四位串行进位加法器 4、四位并行进位(超前进位)加法器 四位并行进位加法器 四位并行进位加法器 四位并行进位加法器 四位并行进位加法器 集成四位并行进位加法器74??283 二、译码器 最典型的例子：存储器的地址译码。 译码器的功能分类 1、最小项译码器 译码原理 2-4译码器原理图 译码器的逻辑符号 双二——四线译码器 三——八线译码器 74??138逻辑图 功能表 使能端的功能 延迟产生尖峰 尖峰信号和零重叠 用使能端E消除尖峰信号和零重叠 使用E来抑制零重叠和尖峰，译码器的输出波形变窄了. 译码器的灵活应用 【例2】 【例3】 2、构成数据分配器 两位1—4线数据分配器 3、实现存储器系统的地址译码 4、用译码器实现组合逻辑函数 【例2】 2、码制变换译码器 完全译码的BCD译码器 完全译码的BCD译码器电路图 不完全译码的BCD译码器 不完全译码的BCD译码器电路图 集成8421BCD译码器74??42 3、数字显示译码器 字形显示 LED连接方式 显示译码器的真值表 显示译码器的函数式 显示译码器的逻辑电路图 共阳极显示器接线图 常用显示译码器 74??48真值表 74??48电路图 74??48的连接 三、编码器 1、二进制编码器 【例】 2、二—十进制编码器 3、优先编码器 【例】 集成优先编码器——74??148（8线-3线） 集成优先编码器——74??148 【例1】 【例2】 四、数据选择器 常用数据选择器 常用数据选择器 常用数据选择器 四选一数据选择器 有使能端的双4选1数据选择器 选择器扩展 【例2】 方案一： 方案二： 方案三： 用数据选择器实现组合逻辑函数 用四选一74??153 【例2】 数据同比较器— 五、 数码比较器 2、四位数值比较器 集成化四位数值比较器74??85 74??85逻辑图 【例】 用74??85构成五位数值比较器 用74??85构成24位数值比较器 【例】 方案1：用74??283和74??85及或门 方案2：用74??283和与非门 方案2 §3—5 竞争与冒险 一、冒险的类型 【例1】 2、卡诺图法 三、消除冒险的方法 3、 选通法 本章作业 用两片74??85构成七位数值比较器。 分段比较：先比较高三位， 若A6 A5 A4 =B6 B5 B4， 再比较低四位。 七位数码输入 比较输出 YAB YAB YA=B AB AB A=B A3 A2 A1 A0 B3 B2 B1 B0 74??85（2） A6 A5 A4 B6 B5 B4 “1” A3 A2 A1 A0 B3 B2 B1 B0 YAB YAB YA=B AB AB A=B 74??85（1） A3 A2 A1 A0 B3 B2 B1 B0 A3 A2 A1 A4 B3 B2 B1 B4 YAB YAB YA=B AB AB A=B A0 B0 74??85 AB AB 利用74??283及其它器件实现8421BCD码的加法运算 9 8 7 6 5 4 3 2 1 0 D 十进制数 相加的和 二进制数 相加的和 和 C4 F4 F3 F2 F1 C4 F4 F3 F2 F1 ? ? ? ? ? 19 18 17 16 15 14 13 12 11 10 D 十进制数 相加的和 二进制数 相加的和 和 C4 F4 F3 F2 F1 C4 F4 F3 F2 F1 ? ? ? ? ? 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 0