第六章 组合逻辑电路自考--模拟、数字及电力电子技术.ppt

° A0 A0 A1 A2 A1 A2 ° ° A2 A1 A0 Y2 Y3 Y4 Y5 Y6 Y7 Y1 Y0 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? E ? ? ? 1 1 1 历年典型考题 2009考题分析计算题第28题 历年典型考题 2008考题分析计算题第28题 历年典型考题 2007考题分析计算题第28题 * * * * * 第六章 组合逻辑电路 第一节 加法器 第二节 数值比较器 第三节 编码器 第四节 译码器 1、半加器 一、 半加器和全加器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 第一节 加法器 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 全加器的逻辑图和逻辑符号 用与门和或门实现 用与或非门实现 先求Si和Ci。为此，合并值为0的最小项。 再取反，得： 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式 超前进位发生器 加法器的级连 集成二进制4位超前进位加法器 第二节 数值比较器 一、1 位数值比较器 0 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 0 真 值 表 函数式 逻辑图 — 用与非门 和非门实现 Ai Bi Li Gi Mi Li ( A B ) Gi ( A = B ) Mi ( A B ) = Ai ⊙ Bi 1位 比较器 Ai Bi Ai 1 1 Bi Mi Gi Li 二、4 位数值比较器 A = A3A2A1A0 A B L = 1 A = B M = 1 A B G = 1 真值表 比 较 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 L G M ? ? ? 1 0 0 = ? ? 1 0 0 = = ? 1 0 0 = = = 1 0 0 = = = = 0 1 0 ? ? ? 0 0 1 = ? ? 0 0 1 = = ? 0 0 1 = = = 0 0 1 B = B3B2B1B0 L G M 4位数值比较器 A3 B3 A2 B2 A1 B1 A0 B0 1 1 1 1 1 1 ≥1 ≥1 1 1 ≥1 ≥1 M L G A2 A1 B3 A3 B2 B1 B0 ≥1 A0 G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0) 4 位数值比较器 M = A3B3+ (A3⊙B3) A2B2 + (A3⊙B3)(A2⊙B2) A1 B1+ (A3⊙B3)(A2⊙B2)(A1⊙B1) A0B0 L = M+G 1 位数值比较器 Ai Mi Bi Ai⊙Bi AiBi Li Gi AiBi 1 1 * * 生活中常用十进制数及文字、符号等表示事物。 第三节 编码器 数字电路只能以二进制信号工作。 　　用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。 　　实现编码功能的逻辑电路，称为编码器。　　 编码器　 * * 　　对M个信号编码时，应如何确定位数N？ N位二进制代码可以表示多少个信号？ 例：对0到9这十个数码编码时，采用几位二进制代码？　　 　　编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N ≥M来确定位数N。 　　例：对0到9这十个数码编码时，采用了4位二进制代码。24＝16＞10。 　　编码器有二进制编码器、二-十进制编码器和优先编码器等。 * * 　定义：用n位二进制代码对2n个信号进行编码的电路，称为二进制编码器． 举例：以一个三位二进制普通编码器为例，说明普通二进制编码器的工作原理。 　（普通编码器：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。） 一、二进制编码器 * * I0 I1 I2 I3 I4 I5 I6 I7