数字信号处理系统.PDFVIP

数字信号处理系统 设计与开发 北京理工大学雷达技术研究所 高梅国 BIT-RRL 1 第一讲：概述 • 数字信号处理技术的意义、内容 • 高速数字信号处理器的发展 • 数字信号处理系统设计与开发 BIT-RRL 2 DSPs系统构成 BIT-RRL 3 DSPs系统构成 • 模/数、数/模转换器 • 通用或专用DSP处理器 • 存储器 • 数字输入输出 • 混合电路 BIT-RRL 4 嵌入式DSP系统例子 BIT-RRL 5 DSPs 的选择 • DSP的速度 – 算法和系统提供时间 – 速度选择最可靠的方法是对信号处理算法的“核心”功 能（往往占运算量80 ％以上，但代码小于20 ％）进 行编程仿真（Simulation ） • 数据格式 – 8bit补码数字 6 4 1 0 • 示2 ＋2 ＋2 ＋2 =64+16+2+1=83 •示-27 5 3 2 ＋2 ＋2 ＋2 =-128+32+8+4=-84 0 – -1.0到＋1.0的小数格式，最高位为-2 ，后续依次为 2-1 ，2-2 ， 2-3 ，···，例如8bit小数 BIT-RRL • 表示2-1+2-3=0.5+0.125=0.625 6 •表示–20+2-2+2-4=-1+0.25+0.0625=-0.6875 DSPs 的选择 • 数据格式 – 浮点数据格式 – X ＝(-1)s ×(1.m) ×2(e-127) BIT-RRL 7 DSPs 的选择 • 数据宽度 – 定点DSP • 字宽一般为16位，也有20位、24位、32位 • 由于芯片的集成复杂度与字宽的平方成正比，并且字宽与 DSP的外部尺寸、管脚数量以及需要的存储器的宽度等有很 大的关系，所以字宽的长短直接影响到器件的成本 – 浮点DSP • 字宽为32位、40位、或48位 • 根据算法的精度选择 BIT-RRL 8 DSPs 的选择 • 存储器结构和管理 – DSP的存储器结构一般采用“哈佛”结构，并有高速缓存 – 几套数据存储器空间 – DSP存储器从层次上分为寄存器、高速缓存、片上存储器、 片外存储器等 – 片上存储器容量的大小是一个很重要的因素 • 电源管理和功耗 – 降低工作电压 – “休眠”或“空闲”模式 – 可编程时钟分频器 – 外围