哈工大《数字电路》课件第8章 存储器-课堂用-061121.doc

Harbin Institute of Technology 《数字电路》 课件----------------- 内部资料 第八章 存储器与可编程逻辑器件 8-1概述 存储器： 可编程逻辑器件：PLD 总限定记号 中文名称 说明 存 储 器 RAM 随机存取存储器 Random Access Memory ① SRAM：Static RAM ② DRAM：Dynamic RAM ROM 只读存储器 Read Only Memory 固定掩模存储器―MROM Mask ROM PROM 可编程只读存储器 Programmable ROM ① EPROM Erasable PROM ② EEPROM Electrically EPROM 可 编 程 逻 辑 器 件 PLD PLA 可编程逻辑阵列 Programmable Logic Device 与、或阵列均可编程 PAL 可编程阵列逻辑 Programmable Array Logic 与阵列可编程，输出结构可选 GAL 通用阵列逻辑 General Array Logic 与阵列和输出结构均可编程 PGA 可编程门阵列 Programmable Gate Array LCA 逻辑单元阵列 Logic Cell Array iSP 在系统可编程器件 in System Programmable 可在线多次改写的PLD FPGA 现场可编程门阵列 Field Programmable Gate Array 8-2随机存取存储器－RAM 8-2-1 静态随机存取存储器――SRAM SRAM的读写时序 8-2-2 动态RAM－DRAM 工作原理： DRAM的三种基本操作 1．刷新 2．读出 3．写入 8-2-3 RAM的扩展与应用 一、容量的扩展 例8-1 试将容量为256×4位的SRAM(AM9122)， 扩展成512×8位的RAM组合 分析：位扩展 4→ 8 需两片AM9122 字扩展256 →512 深度为原来的两倍 2×2＝4 共需4片容量为256×4位的SRAM(AM9122) 二、双端口RAM 三、用RAM作为移位序列发生器 四、先进先出存储器 （FIFO——First In First Out） 用标准RAM构成FIFO 8-3 只读存储器——ROM 8-3-1 ROM的构成——MROM NROM读操作时序图 8-3-2 可编程ROM——PROM PROM结构： PROM的编程： PROM的其它结构： 8-3-2 可改写PROM——EPROM，EEPROM(E2PROM) 8-3-4 ROM的扩展与应用 一、ROM的扩展：4×（1K×8）＝2K×16位 二、ROM的应用 例8-3 试用PROM实现8位B码至BCD码的转换 8-4 可编程逻辑阵列 8-4-1 概述 运算符号及逻辑图( ● ×) 8-4-2 PLA（可编程逻辑阵列） 例8-5 试用PLA实现下列四变量的多输出函数，画出PLA编程简图 经化简得： 例8-6试用适当的PLA和触发器实现一可变模分频器，当控制输入X＝0时分频模M＝5；X＝1时，M＝7，且在状态Q2Q1Q0＝111时，输出Z＝为1，其余情况均为0，此外，电路还具有异步置位输入SD。 解：首先列功能表进行计数器设计 8-4-3 PLA的扩展 8-5 可编程阵列逻辑（PAL） PAL的基本输出结构 PAL或阵列扩展示意图 8-6 通用阵列逻辑（GAL） 8-6-1 GAL的电路结构——命名方法与PAL相同 8-6-2 GAL的OLMC结构和组态 特点：不仅可以改变与门输入端与外输入的连接状况，通过写入不同的结构字改变输出与反馈结构。 OLMC结构： ·CK，OE共用，全部为组合电路时，CK可作输入。 ·异或门T2是通过XOR(n)来控制输出信号的极性，XOR(n)是字中的某一位。 ·PTMUX积项选择器（二选一）。 ·OMUX输出选择器（二选一）， ·TSMUX三态输出选择器（四选一） ·FMUX反馈选择器（八选一） 例8-8 试用GAL16V8构成 写出输出方程： 按方程编写FM程序，写入GAL 6位通用移位寄存器GAL16V8编程图 30 SRAM读操作时序 图8-1 8×4位SRAM GAL的一个输出逻辑宏单元 可编程阵列逻辑部分的一个输出单元 阵 列 逻 辑 部 分 地 址 输 入 地 址 控 制 译 码 器 6位通用移位寄存器功能表 三态输出 选择 输出选择 时序/组合 D0＝Q0 + Q2 Q1 Z＝Q1 Q0 + Q1 + Q2 Q1 Q0 · CP D2＝Q2 Q1 + Q2 Q1 Q