采用fpga集成dsp功能提高成像应用的性能.pdfVIP

采用FPG SP功能 A集成D 提高成像应用的性 一．来源：Altera公司 并存储至闪存。 两英寸见方的外壳中。在硬件开发几 在Cyclone固FPGA。中实现Altera“D Nios@处理器的解决方案，其最新的低 ·实时时钟 个月之后，该解决方案难以达到Inte— 成本FPGA能够将一个完整的32位 ·用户定义的可编程预置配置 vac RlSC处理器和存储器模块、PLL以及 ·通过RS-232与主机PC进行通信和功耗也无法令人满意。而且，高密度 大量的逻辑资源集成到一起，实现专 ·摄像机功能和参数远程更新， 堆叠的PCB功耗很大，带来了热管理 用视频信号处理功能。在FPGA中集摄像机至主机PC视频数据传送。 问题。于是中断了基于数字信号处理 成PLL可以解决与电路板级多时钟系 器的设计，转而采用基于FPGA的混 Intevac公司NightVista电子产品 统相关的大量问题。 的开发最初是采用数字信号处理器。 合逻辑和软核微处理器方案。通过对 Intevac是商用和军用市场光学产除了处理器之外，还包括NTSC视频多种因素的综合分析后，Intevac公司 品的开发商，其一款高性能超低亮度 编码器、一个RS-232接口、多个锁相决定采用Altero 紧凑型摄像机，最初采用了流行的数 环(PU-)、实现各种逻辑功能的CPLD现Altera回Nios@处理器的解决方案。 字信号处理器、几片ASSP和外部存储以及几个存储器(FIFO、SDRAM和闪．FPGA的功能如图1所示。 器件。由于系统对性能的需求越来越 存)几个主要部件。这些部件需要四个 在使用Altera的解决方案后，首 高，Intevac公司在其NightVisto嵌入不同的工作电压(四个电源稳压器和 先确定了现有的DSP软件在多大程度 式电子系统产品的开发中，采用了一在 PCB板层)、四个独立的时钟系统以及 可编程逻辑中实现可配置软核处理器 各自的振荡器和电源去耦电路。这些 摄像机设计中的Nios处理器扮演了 的替代方案，从而实现了目标性能。在 部件共占用了五块PCB，每一块电路完全不同的角色，只能通过RS一232串 单片FPGA中集成了分立元件和数字板大约两平方英寸，堆叠在该摄像机 行通信协议与主机PC进行通信，可以 信号处理(DSP)功能，将功耗降低了近 80％，将五块元件板缩减到一块，明显 降低了成本、并缩短了开发时间。 基于DSP处理器的方法 万方数据 FIFO缓冲。此外，构建了一个定制后，将结果传送给处理器。 重新使用视频传感器配置协议。Nios 处理器的软件开发直观明了，通过使 SDRAM控制器，使所有的视频、属性、 电路板制好后，在几个小时内便 用Nios开发板，几个小时之内便可以Nios处理器命令读取和数据存储都可能完成开发板软件代码传送、代码设 建立处理器和主机PC之间的通信。 以共享同一存储器，从而提高了性能。 置，并在新板上运行。并通过进一步调 Nios处理器的可配置特性可以很好的某螳功能需要自己的时钟，因此，采用 试、优化了设计。使用Cyclone器件和 控制信号时序，一般只需要对FPGA了FPGA的板上PLL，从一个主时钟中Nios软核处理器，将五块电路板缩减 设计稍做改动便能够达到时序目标要 产生三个不同的时钟：第一个用于视频 为一块。这种集成方式减轻了摄像机 求。同一FPGA环境下硬件和固件处编码器，第二个用于SDRAM时序，第重量，所需支持电压由四个减少到两 理的集成度非常高，能够迅速简单的 三个用于外部象素传感器。 个，功耗降低了近80％。 实现最佳控制和视频处理任务。 通过集成提高性能