浮点乘加部件中有符号数前导o预测算法 a novel leading zero anticipator algorithmic for signed number in floating-point fused-multiply-add.pdfVIP

下载本文档

106
0
约1.04万字
约 5页
2017-08-31 发布于上海
举报
版权申诉

浮点乘加部件中有符号数前导o预测算法 a novel leading zero anticipator algorithmic for signed number in floating-point fused-multiply-add.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

浮点乘加部件中有符号数前导o预测算法 a novel leading zero anticipator algorithmic for signed number in floating-point fused-multiply-add

浮点乘加部件中有符号数前导0预测算法邹文聪1；唐祯安1；王开宇1；巢明-；葛良伟2 (1．大连理工大学，辽宁大连，116023； 2．英特尔中国研究院，北京，10080) 摘要：前导0预测电路(LZA)作为浮点乘加部件关键模块之一，使得浮点乘加部件关键路径的延时大大减小。然而传统的前导0预测算法都是针对无符号数提出的，需要符号检测电路才能进行规格化移位。针对这一缺陷，本文提出了一种有符号数的LZA算法，避免了符号检测电路所带来的关键路径的延时，更符合浮点乘加部件的设计需求。本文提出的算法已通过仿真验证，比传统算法的延时降低了 11．8％。关键词：浮点乘加；前导0预测；有符号数；规格化 Anovel Zero LeadingAnticipatoralgorithmic for numberin signed F10ating—point ZOU Zhen-anl，WANG Wen-con91，TANG Kai-yul，CAOMin91，GELiang-wei2 of 1 (1．Dalian Dalian，16023； UniversityTechnology，Liaoning 2．Intellabs China，Beijing，100080) zero isa unitthatreducesthecritical of Abstract：Leadinganticipator(LZA)key pathdelay LZAassumesthenumbersas and a Fused—Multiply—Addoperation．However．conventionalunsignedrequiressign detectortohandlethefollow normalization．TheanovelLZAthat numberand up paperproposed supportssigned eliminatesthe detectoronthecritical effectivenessofthe LzAhasbeen consequently sign path．The proposed justified simulationand resultsshowthatthenewLzAis11．8％fasterthantheconventional bylo百c verification．Experimental 12A． Key zero number；normalization words：Fused-Muhiply-Add；leadinganticipator；signed h¨^．／h……^；…^… 万方数据浮点乘加部件计算A+(B×C)的结果，它通过融合乘法和加法的某些部件来减小电路的延时和面积；由于只进行一次舍人而不是加法和乘法的两次舍人，减少了运算的误差。浮点乘加部件的应用大大地提高了一些商用处理器的浮点运算能力，如 IBM的RISC System／6000[1】和Intel的Itanium[2l等，其经典电路结构如图1所示。传统浮点乘加