基于asic的直接数字频率合成器前端设计与实现 design and implementation of front-end of dds based on asic flow.pdfVIP

第39卷第1期 微电子学 V01．39。No．1 2009年2月 Microelectronics Feb．2009 基于ASIC的直接数字频率合成器前端设计与实现 陈 亮，张涛 (武汉科技大学信息科学与工程学院，武汉430081) 摘要： 对基于ASIC设计流程的直接数字频率合成器(DI)S)进行系统架构以及模块划分和算 法分析；利用VerilogHDL进行RTL级功能仿真与测试平台的编写；完成模块中所有数字部分的 设计、仿真，直至综合优化和时序分析的全过程。为满足高频率和低抖动的要求，需要反复综合，并 充分考虑速度和面积等方面的影响；最后，对采用DDS实现数字调制进行了功能仿真与测试。 关键词： 直接数字频率合成器；专用集成电路；硬件描述语言；测试平台 中图分类号：TN742．1 文献标识码：A and Front—EndofDDS on Flow