杭州电子科技大学计算机组成原理课件.ppt

* 三、Intel Core微架构的多核高效内存管理技术 内存消歧（Memory Disambiguation）技术 传统微架构里的内存读取顺序 Core微架构里的内存读取顺序 * 三、Intel Core微架构的多核高效内存管理技术 Intel Core微架构简图 * 本章小结 主存的主要性能指标、主存的分类 半导体存储器可分为两大类：随机读写存储器和只读存储器。随机读写存储器分为两种：静态随机读写存储器SRAM和动态随机读写存储器DRAM。 主存位扩展、字扩展和字位扩展的方法及与CPU的连接是学习存储器的重点之一 提高主存速度的各种方法也是存储体系一章的重点 高速缓存Cache的原理、Cache的命中率、主存地址与Cache的地址映射方式（直接映射、全相联映射、组相联映射），Cache的替换算法、写策略、Cache的多层次设计。 本章简要介绍了虚拟存储器和外存储器的工作原理及存储保护的一些方法。 P6和NetBurst微架构下的Cache设计和Core微架构的内存管理技术 * * * * * * * * 四、写策略 常用的写策略通常有写贯穿和写回两种 写贯穿策略 当CPU写Cache命中时，所有写操作既对Cache也对主存进行；当CPU写Cache不命中时，直接写主存，有两种做法： 其一，不将该数据所在的块拷贝到Cache行，称为WTNWA法； 其二，将该数据所在块拷贝到Cache的某行，称为WTWA法。 * 四、写策略 写回策略（Write Back） 当CPU写Cache命中时，写操作只是对Cache进行，而不修改主存的相应内容，仅当此Cache行被换出时，相应的主存内容才被修改；当CPU写Cache不命中时，先将该数据所在块拷贝到Cache的某行，余下操作与Cache写命中时相同。 为了区别Cache行是否被改写过，应为每个Cache行设置一个修改位，CPU修改Cache行时，标记其修改位，当此Cache行被换出时，判别此Cache行的修改位，从而决定是否将Cache行数据写回主存相应单元。 * 四、写策略 3、两种写策略比较 写贯穿策略保证了主存数据总是有效，写回策略可能导致Cache和主存数据不一致； 写回策略的效率高于写贯穿策略； 写回策略的控制比写贯穿策略的控制复杂。 * 设计Cache主要考虑五个问题： 第一，容量。 第二，Cache中行的大小。 第三，Cache的组织（地址映射方式和替换策略）。 第四，指令和数据共用同一个Cache还是分享不同Cache。 第五，Cache的层次。 五、Cache的多层次设计 * 统一Cache和分离Cache 统一Cache：只有一个Cache，指令和数据混放。 分离Cache：分为指令Cache和数据Cache。它消除了流水线中指令处理器和执行单元间的竞争，因此，特别适用于Pentium Ⅱ和Power PC这样的超标量流水线中；是Cache结构发展的趋势。 单级Cache与两级Cache 一级Cache和二级Cache 采用两级Cache结构可以提高性能 五、Cache的多层次设计 * Cache一致性问题 五、Cache的多层次设计 MESI协议的状态图 RH——读命中；RMS——读不命中，共享；RME——读不命中，专有；WH——写命中；WM——写不命中；SHR——读监听命中；SHW——写监听命中或读是用于修改；+——无效处理；↑——Cache行填入；↓——无效行拷回；×——读用于修改 * * 5.6 虚拟存储器 虚拟存储器： 指存储体系中主存-辅存层次，由存储管理部件（硬件）和操作系统的存储管理软件共同支持，借助于硬盘等辅助存储器，具有自动实现装入和替换功能，能从逻辑上为用户提供一个具有辅存容量、接近主存速度的存储器。 虚拟存储区的容量与物理主存大小无关，而受限于计算机的地址结构和可用磁盘容量。 * * 5.6 虚拟存储器 计算机中三种存储地址空间： 主存地址空间：存放正在运行的程序和数据；物理地址 虚拟地址空间：程序员编写程序时所使用的地址空间；逻辑地址 辅存地址空间：存放暂时不用的程序和数据； * 5.6 虚拟存储器 虚拟存储器的实现方式有三种：段式、页式或段页式 页式虚拟存储器 页式虚拟存储器中逻辑地址与物理地址的转换关系 * 5.6 虚拟存储器 段式虚拟存储器 段式虚拟存储器中逻辑地址与物理地址的转换关系 * 5.6 虚拟存储器 段页式虚拟存储器 段页式虚拟存储器中逻辑地址与物理地址的转换关系 * 5.7 外存储器 常见的外存储器有磁盘、磁带、光盘等 特点： 大都采用磁性和光学材料制成。 与内存相比，容量大，价格低，速度慢。 在断电的情况下可以长期保存