CPLD编程实验.pptVIP

Part III CPLD上系统电路的实现 实验简述 实现1个3选手抢答电路，有倒计时显示、加分显示 学习状态转换图输入方式 进一步学习代码输入方式和原理图输入方式。 状态转换图 其它模块 DecCnt倒计数器 预置数选择电路 秒脉冲电路CpSec OnePulse秒脉冲清零信号生成电路 adder加法器电路 DecCnt倒计数器 输出 TimeOver信号：计数到0时TimerOver给出倒计时结束信号 倒计时显示数据Time[3:0]。 输入 系统复位RESET 秒脉冲Cp1Sec：由于该脉冲高电平开始，所以上升沿触发计数。 预置数加载信号Pulse100n：脉冲宽度一个晶振CP周期，约100ns的窄脉冲 预置数TLD[3:0] 参考代码 module DecCnt(Cp1Sec, Pulse100n, TimeLD, TimeOver, Timer); input Cp1Sec,Pulse100n; input [3:0]TimeLD; output [3:0]Timer; output TimeOver; reg [3:0] Timer; always@(posedge Cp1Sec or posedge Pulse100n)begin if ________//如果是Pulse100n上升沿，load预置数Timer=TimeLD; else ______//倒计时减1endassign _______// 当Timer 全0时，TimeOver=1;endmodule? 预置数选择电路 输出 预置数TLD[3:0]：例如抢答可设置5秒，回答设置7秒。 输入 选择控制信号CompeteTime、Play1AnsTime、Play2AnsTime 参考代码 module mux4of8(MainLED,Play1LED,Play2LED,out4); input MainLED,Play1LED,Play2LED;  output [3:0] out4; reg [3:0] out4;always@(MainLED,Play1LED,Play2LED)begin case ({MainLED,Play1LED,Play2LED}) 3b011: ___________// 3b101: ___________// 3b110: ___________// default: ___________// endcaseendendmodule 秒脉冲电路 输出 秒脉冲Cp1Sec，占空比50% 数码管轮显控制信号shifter[1:0] 输入 振荡源输出脉冲clk11M； 秒脉冲复位信号Pulse100n：为了保证送给DecCnt计数的秒脉冲完整性，在抢答、回答倒计时开始时对秒脉冲复位； 秒脉冲输出使能信号DownCntEn：由低电平有效，驱动发光二极管亮的三个信号MainLED，Play1LED，Play2LED相和得到，低电平有效，可以输出秒脉冲，高电平时，仅输出高电平。 参考代码 module CpSec(CLK, enCnt, Pulse100n, Cp1Sec, shifter); input CLK, enCnt, Pulse100n;  output Cp1Sec; output [1:0]shifter; reg [23:0] count;always@(negedge CLK or posedge Pulse100n)begin if _____________//如果清零信号，count立即复位 else if (enCnt) //不允许倒计时计数 if _____//在count[23]翻转到0之前，将其复位 else ___//自加1，用于分时生成动态扫描数码管信号 else //允许倒计时计数 if __________//在count完成1s分频时，将其复位 else ____________ //自加1， endassign Cp1Sec=______;秒脉冲信号取自……assign shifter=_______;动态扫描数码管信号取自……endmodule? 秒脉冲清零信号生成电路 输出 Pulse100n：用于置数、清零的窄脉冲 输入 clk11M：11M振荡信号 AnyLedOn：窄脉冲所需要的源。 参考代码 module OnePulse(CLK, AnyLedOn, Pulse); input CLK, AnyLedOn;