一种10bit双通道流水线saradc设计-电子器件.pdfVIP

第39卷 第4期 电 子 器 件 Vol39 No.4 2016年8月 ChineseJournalofElectronDevices Aug. 2016 DesignofaDualChannel10bitPipelinedSARADC* LIUDonghai，WEIZhongshan ，DENG Yun* （DepartmentofComputerandElectronicInformationEngineering，GuangxiVocationalandTechnicalCollege，Nanning530226，China） Abstract：Inordertoimprovethesamplingfrequencyandreducethepowerconsumptionofadigitalconverter，a 10 bitdualchannelpipelinedsuccessiveapproximation（SAR）/digitalconverter（ADC）isproposed.TheproposedADC consistsoftwohighspeedchannels，eachchannelispipelinedSARstructureforlowpowerandreducedarea.Tak⁃ ingintoaccountthechiparea，operatingspeedandcircuitcomplexity，theproposedsecondstageADCSARcon⁃ sistsof 1FLASHADCbitand 6 SARADCbit.TheproposedADCismadeof 45 CMOSnmprocess，theareais 2 0.16mm.ThedifferentialnonlinearityandintegralnonlinearityofADCarelessthan 0.36minimumeffectivebits （LSB）and 0.67 LSB.Whenthepoweris 1.1ADC，themaximumoperatingfrequencyofMsample/sis 260 V.The operatingfrequencyof230Msample/sand260ADCofMsample/spowerconsumptionwere 13.9mWand 17.8mW. Keywords：analogtodigitalconverter（ADC）；dualchannel；pipeline；successiveapproximationregister（SAR） EEACC：1265H；1290B doi：10.3969/j.issn.1005-9490.2016.04.033 一种10bit双通道流水线SARADC设计* 刘东海，韦忠善，邓 云* （广西职业技术学院计算机与电子信息工程系，南宁530226） 摘 要：为了提高模数转换器的采样频率并降低其功耗，提出一种10bit双通道流水线逐次逼近型（SAR）模数转换器（ADC）。提 出的ADC包括两个高速通道，每个通道都采用流水线SAR结构以便低功率和减小面积。考虑到芯片面积、运行速度以及电路复 杂性，提出的处于第二阶段的SARADC 由1bitFLASHADC和6bitSARADC组成。提出的ADC 由45nmCMOS工艺制作而 成，面积为0.16mm。ADC的微分非线性和积分非线性分别小于0.36最低有效位（LSB）和0.67LSB。当电源为1.1V时，ADC的2 最大运行频率为260Msample/s。运行频率为230Msample/s和260Msample/s的ADC的功率消耗分别为13.9mW和17.8mW。 关键词：模数转换器（ADC）；双通道；流水线；逐次逼近型（SAR） 中图分类号：TN941.1 文献标识码：A 文章编号：1005-9490（2016）04-0922-07 近来，由于对数字电视和无线接收机等视频信号 耗电最多的部件，导致整体能耗较高。 处理和通