vhdl主要描述语句.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 3. 进程语句设计实例（续6） 例5.17 移位寄存器的描述。 类属说明语句的一般书写格式如下： GENERIC（ 常数名：数据类型：设定值； … 常数名：数据类型：设定值 ）； 图5.8 例5.17的时序仿真图 3. 进程语句设计实例（续7） 例5.18 二进制加法/减法计数器的描述。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.NUMERIC_STD.ALL; ? ENTITY binary_up_down_counter IS ? GENERIC(min_count : NATURAL := 0; max_count : NATURAL := 255); ? PORT(clk : IN STD_LOGIC; reset : IN STD_LOGIC; enable : IN STD_LOGIC; updown : IN STD_LOGIC; q : OUT INTEGER RANGE min_count TO max_count); ? END ENTITY; 3. 进程语句设计实例（续8） 例5.18 二进制加法/减法计数器的描述。 ARCHITECTURE rtl OF binary_up_down_counter IS SIGNAL direction : INTEGER; --定义计数方向信号 BEGIN Proc1: PROCESS (updown) BEGIN IF (updown = ‘1’) THEN direction = 1; ELSE direction = -1; END IF; END PROCESS Proc1; Proc2: PROCESS (clk) VARIABLE cnt: INTEGER RANGE min_count TO max_count; BEGIN IF ( clk EVENT and clk = 1 ) THEN IF reset = 1 THEN cnt := 0; --计数器复位 ELSIF enable = ‘1’ THEN cnt := cnt + direction; -- 加法/减法计数 END IF; END IF; q = cnt; -- 输出当前计数值 END PROCESS Proc2; END rtl; 3. 进程语句设计实例（续9） 例5.18 二进制加法/减法计数器的描述。 例5.18的时序仿真图 5.3 结构描述语句 5.3.1 元件例化语句 1. 元件声明(Component Declaration) 所有准备使用的元件都需要通过元件声明语句声明，并必须放置在当前设计结构体中关键字BEGIN之前。 COMPONENT 例化元件名 IS GENERIC ( 类属表 ); PORT( 例化元件端口名表 ); END COMPONENT; 2.元件例化(Component Instantiation) 元件例化语句必须放置在当前设计结构体中关键字BIGIN之后的说明部分。 例化元件标号：例化元件名 PORT MAP( 端口映射表 )； 5.3.1 元件例化语句（续1） 例5.22 16进制加法计数器的描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.NUMERIC_STD.ALL; ? ENTITY counter_16 IS PORT( Clk : IN STD_LOGIC; reset : IN STD_LOGIC; enable : IN STD_LOGIC; out_q : OUT INTEGER RANGE 0 TO 16 ); END ENTITY; 5.3.1 元件例化语句（续2） 例5.22 16进制加法计数器的描述 ARCHITECTURE inst OF counter_16 IS COMPONENT binary_up_down_counter IS GENERIC ( min_count : NATURAL := 0; max_count : NATURAL := 16 --更改了最大计数值); PORT( clk