原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
DIGITAL_DBUG注意事项
Digital Debug應注意事項：
1. Power有沒有問題？
目前有很多主機板的設計（尤其是Notebook），電源部分有 “Power Saving” 的功能。，。
Fixed Node 的電壓需 turn on 前兩個Power Switches。，，。， “Board Consultant” 中建立一個 “Node Library”，“Power Pin”。其參考之 “Library” 如下：
! Measure all IC power pin
! Ellis Yuan 3/26/98
! This test is powered analog !!!
test powered analog
disconnect all
connect l to ground
test Test_+3VSCLK !! U46, P3
test Test_+VCC_A !! U14, P8
end test
!===================================
subtest Test_+3VSCLK
connect i to nodes +3VSCLK
detector dcv,expect 3
measure 3*1.05,3*0.95 ! 5% tolence
end subtest
subtest Test_+VCC_A
connect i to nodes +VCC_A
detector dcv,expect 5
measure 5*1.05,5*0.95 ! 5% tolence
end subtest
您可利用此 Library所產生出來的測試程式，“Powered Test元件在測試時是否有工作電壓。“Powered Test元件在測試完成時，“Fixed Nodes” 之電壓關閉，。。， “Power”為 “Digital Debug”之本。
切記、切記！！
2. Timing問題
Ntree Test或IC輸入/輸出端有儲能元件（如電容、電感等），。“vector cycle” 及 “receive delay”。 receive delay 0.9u
. . . . .
b. IC輸入/輸出端有儲能元件，“homingloop”。 Family設錯或driver, receiver level需要調整
4.輸入/輸出端有半導體元件（如Diode等），造成測試位準改變
5. Bus Disable 、 Upstream Disable（Clock disable）
Bus Disable的問題，。Upstream Disable（尤其是Clock disable）會造成測試不穩定。Clock Generators 之測試最好放在第一個測試， “Disable” 或 “Shutdown”。
. Contact problem
8. Open Collector Device
附錄
建立 “analog/detect_voltage”
! Measure all IC power pin
! Ellis Yuan 3/26/98
! This test is powered analog !!!
test powered analog
disconnect all
connect l to ground
test Test_+3VSCLK !! U46, P3
test Test_+VCC_A !! U14, P8
end test
!===================================
subtest Test_+3VSCLK
connect i to nodes +3VSCLK
detector dcv,expect 3
measure 3*1.05,3*0.95 ! 5% tolence
end subtest
subtest Test_+VCC_A
connect i to nodes +VCC_A
detector dcv,expect 5
measure 5*1.05,5*0.95 ! 5% tolence
end subtest
get ”testorder” . . . . . test powered analog “detect_voltage”
re-save “testorder”
compile “analog/detect_voltage” (若產生 “an
文档评论（0）