2500 v压接式igbt芯片的仿真与验证 simulation and verification of 2 500 v press-pack igbt chip.pdfVIP

下载本文档

14
0
约2.18万字
约 6页
2017-09-03 发布于上海
举报
版权申诉

2500 v压接式igbt芯片的仿真与验证 simulation and verification of 2 500 v press-pack igbt chip.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2500 v压接式igbt芯片的仿真与验证 simulation and verification of 2 500 v press-pack igbt chip

第4 卷第4 期智能电网 Vol. 4 No. 4 2016 年4 月 Smart Grid Apr. 2016 DOI ：10.14171/j.2095-5944.sg.2016.04.002 文章编号：2095-5944 (2016) 04-0355-06 中图分类号：TN 32 文献标志码：A 2 500 V 压接式 IGBT 芯片的仿真与验证李立，高明超，刘江，赵哿，王耀华，金锐，温家良，潘艳 (全球能源互联网研究院，北京市昌平区 102209) Simulation and Verification of 2 500 V Press-pack IGBT Chip LI Li, GAO Mingchao, LIU Jiang, ZHAO Ge, WANG Yaohua, JIN Rui, WEN Jialiang, PAN Yan (Global Energy Interconnection Research Institute, Changping District, Beijing 102209, China) ABSTRACT: A 2 500 V/50 A non punch through insulator gate bipolar transistor (NPT-IGBT) chip for press-pack with self-owned intellectual property right is designed based on the existing technology platform. The active region cell of the chip is based on the planar structure, the device simulation results are used for the chip’s dynamic avalanche immunity design and anti-latch-up design, and the carrier enhancement technology is adopted to reduce the saturation voltage drop of the device. A guard ring and multistep field plates termination structure combined with the lateral field-stop technique is designed to improve the terminal efficiency. The test results show that the breakdown voltage is more than 3 500 V, the saturation voltage drop is 2.65 V, and the threshold voltage is 6.5 V, which meet the expected simulation results and requirement of chip design. KEY WORDS: IGBT; press-pack; cell; termination; verification 摘要：基于现有工艺平台设计一款具有自主知识产权的2 500 V/50 A 非穿通型(NPT)压接式IGBT 芯片。芯片有源区元胞采用平面型结构，结合器件仿真结果采用抗动态雪崩及抗闩锁设计，同时采用载流子增强技术来降低器件的饱和压降。芯片终端区采用场环加多级场板的复合结构，结合横向的场终止技术，实现高效率的终端结构设计。将此设计进行流片验证，测试结果显示击穿电压3 500 V 以上，饱和压降2.65 V ，阈值电压6.5 V，符合仿真预期和芯片设计要求。关键词：IGBT ；压接封装；元胞；终端；验证压接式IGBT 相比传统模块式IGBT 的优势在 0 引言