第2章 计算机的逻辑部件_修改过.pptVIP

第二章 计算机的逻辑部件 晶体管 是一种半导体器件，用来控制电流的流动 布尔代数 布尔代数是以命题为对象，包含三种基本逻辑操作的完整的代数学，它可以对命题进行运算 基本布尔函数公式： 变换律 A+B=B+A (2.1) A·B=B·A (2.1′) 结合律 A+(B+C)=(A+B)+C (2.2) A·(B·C)=(A·B)·C (2.2′) 分配律 A+B·C=(A+B)·(A+C) (2.3) A·(B+C)=A·B+A·C (2.3′) 吸收律 A+A·B=A (2.4) A·(A+B)=A (2.4′) 第二吸收律A+A·B=A+B (2.5) A·(A+B)=A·B (2.5′) 布尔代数 基本布尔函数公式： 反演律 A+B=A·B (2.6) A·B=A+B (2.6′) 包含律 A·B+A·C+B·C=A·B+A·C (2.7) (A+B)·(A+C)·(B+C)=(A+B)·(A+C) (2.7′) 重叠律 A+A=A (2.8) A·A=A (2.8′) 互补律 A+A=1 (2.9) A·A=0 (2.9′) 0-1律 0+A=A (2.10) 1·A=A (2.10′) 0·A=0 (2.11) 1+A=1 (2.11′) 布尔表达式的代数化简 根据布尔函数公式的等价式，可进行表达式的化简 例如： 代数化简法技巧性强，化简的结果是否最简不易判断；而卡诺图化简法是一种肯定能得到最简结果的方法，但是它只适用于变量较少的情况。 由全部变量或其反变量形成的逻辑乘积项称为最小项，对n个变量，共有2n个最小项。例如，有A，B两个变量，它有4个最小项： ， B，A 和AB。卡诺图是一种直观的平面方块图。它将平面划分为2n个小格，用来表示n个变量的全部2n个最小项。 最小项在卡诺图中的位置不是任意的，它必须满足相邻性规则。所谓相邻性规则，是指任意两个相邻的最小项（两最小项中仅有一个变量不相同），它们在卡诺图中也必须是相邻的。 格雷码 格雷码（循环码）是任意两个相邻数的代码只有一位二进制数不同的二进制编码。 重要特征：任意两个相邻代码间仅仅只有一位不同。所有格雷码序列都是循环的。序列的最后一个元素的下一个元素就是第一个元素。 排列方法：以二进制为0值的格雷码为第零项，第一项改变最右边的位元，第二项改变右起第一个为1的位元的左边位元，第三、四项方法同第一、二项，如此反复，即可排列出n个位元的格雷码。 如三位格雷码：000，001，011，010，110，111，101，100 布尔表达式的化简 卡诺图 布尔表达式的化简 逻辑函数的卡诺图 只需把各组最小项变量取值所对应的逻辑函数 F 的值，填在对应的小方格中，就构成了该逻辑函数的卡诺图 如 的卡诺图 卡诺图的化简 化简原则是： ① 将所有相邻的标 1 方格圈成尽可能少的圈（只有 2i（i=0，1，2，…，n）个相邻的标 1 方格（必须排列成方形格或矩形格的形状）才能圈在一起））； ② 在①的条件下，使每个圈中包含尽可能多的相邻标 1 方格 注意：组合可以相互重叠 逻辑变量的卡诺图表示 举例 用卡诺图法化简函数 用卡诺图化简逻辑函数 逻辑门 布尔函数可以直接用电路实现，实现基本布尔函数的电路称为逻辑门，是数字系统的基础。 用晶体管实现布尔非 用晶体管构建或非门 门与门的互连 组合逻辑电路 逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关。 常见的组合逻辑电路有加法器、算术逻辑单元、译码器、数据选择器等 三态电路 也称三态输出门，所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路，但不是三个逻辑值电路。 三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号， 但必须保证任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象 三态电路 在时序图上常用“不高不低”的“中间线”来表示Z态。 三态电路的输出延迟： tpLH、 tpHL(G’=0时，数据输入到输出的上升延迟和下降延迟） tpZH、 tpZL(G’负跳变来到时，从Z态转换到正常态的延迟） tpHZ、 tpLZ(G’正跳变来到时，从正常态转换到Z态的延迟） 三态电路 三态电路延迟问题 右图若干个三态门共同驱动总线，传送数据时只能有一个三态门是处于正常态。如D1传数据时，G1’应为0， G2’ 和G3’应为1。如现在改由D2传数据，则G1’应变为1， G2’ 应变为0。 G1’ 和G2’