第4章 数字电路 触发器.ppt

定义：能够储存1位二值信号的基本单元电路统称为触发器。 两个基本特征： 它有两个稳定状态，可分别用来表示二进制数码0和1 在输入信号作用下，触发器的两个稳定状态可相互转换，输入信号消失后，已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。 触发器的描述方式——可用功能表（特性表）、特性方程、状态图以及波形图（时序图）来描述。 一、基本 RS 触发器 图4.2.3 例4.2.1的电路和电压波形（a）电路结构 （b）电压波形图 同步触发器 (补充)例：已知同步RS触发器的输入信号S和R的电压波形如图，试画出Q和Q端对应的电压波形。设触发器的初始状态为Q=0。 解：在第一个CP高电平期间先是S=1、R=0，输出被置成1态，随后输入变成S=R=0，因此输出保持不变，最后输入又变为S=0、R=1，将输出置成0态，故CP回到低电平后触发器停留在0态。余下类推。 图4.2.7 D 型锁存器电路（a）基本形式 （b）7475采用的电路 由两个同步RS触发器组成的主从触发器 结构特点——两个同步RS触发器的时钟互补。 主触发器：其状态直接由输入信号决定。 从触发器：与主触发器的输出连接，其状态由主触发器的状态决定。 工作原理——CP到来主打开，从被封锁保原态 CP过后从打开，主被封锁进不来 主从两套相配合，定时翻转下降沿 (补充)例：主从RS触发器电路中，若CP、S和R的电压波形如图，试画出Q和Q端对应的电压波形。设触发器的初始状态为Q=0。 解：首先根据CP=1期间S、R的状态可得到Q′、 Q′的电压波形。 然后根据CP下降 沿到达时 Q′、 Q′ 的状态 即可画出 Q、Q的电压波形。 (补充)例：主从JK触发器电路中，若CP、J和K的电压波形如图，试画出Q和Q端对应的电压波形。设触发器的初始状态为Q=0。 解：由于每一时刻J、K的状态均已给定，而且CP=1期间J、K的状态不变，所以只要根据CP下降沿到达时JK的状态就可以逐段画出Q的波形。 主从JK触发器的一次变化问题 定义：在CP=1期间，主触发器的状态只能根据输入信号改变一次，故当CP下降沿到来时，从触发器只按主触发器的状态变化，而与CP下降沿到来时的J、K状态无关。 出现一次变化的两种条件 Q=1，在CP=1时K由0变1（置0） Q=0，在CP=1时J 由0变1（置1） 一、利用CMOS传输门的边沿触发器 边沿D触发器的特性表： 二、维持-阻塞边沿D触发器 工作原理 CP=0时，与非门G3、G4封锁，Q3=Q4=1，触发器状态不变。同时 Q3、Q4分别反馈到门G5、G6 将其打开，可接收信号，Q6=D， Q5=Q6=D CP上升沿到来时触发器翻转。此时门G3、G4打开，其状态分别由G5、G6决定。Q3=Q5=D，Q4=Q6=D，由基本RS触发器功能 可知，Q=D 触发器翻转后，在CP=1期间输入信号被封锁。门G3、G4打开后其状态是互补的，必有一个为0。 若Q4=0，则反馈线② 兼有置0维持线和置1阻塞线的功能。 若Q3=0，将G4、G5封锁， D端 通往基本RS触发器的路径也被封锁， 反馈线①称为置1维持线， 反馈线③称为置0阻塞线。 图4.2.18 具有异步置位、复位端和多输入 端的维持阻塞D触发器 三、利用传输延迟的边沿JK触发器 CP=0时 门G3、G4被封锁， 不论J、K如何，由与或非门组成 的触发器处于稳态。 CP由0变1时，触发器不翻转， 为接收信号作准备。 如当触发器原态为0，CP上升沿时， 有两个信号通道会影响触发器的输出 状态：1、门B、B′打开，2、门G3、 G4打开，再经门A、A′。显然前者影 响输出比后者要快，此时门B首先由0变1，无论门A为何种状态（即无论J、K为何状态）都会使Q仍为0。设J=1、K=0时，则P=0、P′=1，门A、A′的输出都是0。 CP由1变0时触发器翻转。 当CP下降沿到来时，门B由1变0，可使Q=1，使门A′输出为1使Q=0，此时Q=1，触发器翻转。 边沿触发器的动作特点： 触发器的次态仅取决于CP信号的上升沿（维持-阻塞边沿D触发器）或下降沿（利用传输延迟的边沿JK触发器）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器的状态没有影响。 同步触发器、主从触发器、边沿触发器的触发比较 主从触发器的触发特点——分两步 第一步：在CP=1期间，主触发器接收从触发器